半导体集成电路设备制造技术

通过从具有预定周期的第一时钟中消除一些脉冲产生作为间歇脉冲链的第二时钟，并将其作为内部时钟提供给半导体集成电路设备的内部电路。同时，用于消耗电源电流的电流产生电路与第三时钟时间关联地工作，所述第三时钟包括待从所述第一时钟中消除的脉冲链。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
专利技术
技术介绍
领域本专利技术涉及一种半导体集成电路设备，其具有多个可操作地与内部时钟同步的内部电路。
技术介绍
近年来，诸如微型计算机等等之类的许多半导体集成电路设备具有由CMOS(互补金属氧化物半导体)组成的各种内部电路，所述CMOS对于高度集成设计和低电流消耗有帮助。当CMOS电路的输出从“1”变化到“0”或者从“0”变化到“1”，CMOS电路消耗电源电流。具体来讲，如果半导体集成电路设备具有连接到大电容负载的总线线路，并且是由CMOS电路驱动的，则当所述总线线路上的数据从“1”变化到“0”或者从“0”变化到“1”的时候，所述半导体集成电路设备消耗大量电流。这意味着通过观测由半导体集成电路设备消耗的电流，可以读取在半导体集成电路设备中执行的数据处理序列，以及在该半导体集成电路设备中处理的数据。也就是说，通过观察在由半导体集成电路设备消耗的电流方面的变化，人们也许能够识别正在该总线线路上传输什么数据，该半导体集成电路设备是如何工作的，以及该半导体集成电路设备正在处理什么数据。因此，需要有这样的技术，用于使得实际上不可能基于对所消耗的电流波形的观察来再现数据，借此保护保存在半导体集成本文档来自技高网...

【技术保护点】
一种具有多个可操作地与内部时钟同步的内部电路的半导体集成电路设备，包括：时钟产生电路，用于产生具有预定周期的第一时钟；间歇时钟产生电路，用于产生包含间歇脉冲链的第二时钟、并且将所述第二时钟作为所述内部时钟提供给所述内部电路， 所述间歇脉冲链是通过从所述第一时钟中消除一些脉冲而产生的；以及电流产生电路，用于与第三时钟时间关联地消耗电源电流，所述第三时钟包括待从所述第一时钟中消除的脉冲链。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岛本光裕，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]