数字信号处理器的存储器程序修补及扩充方法技术

一种数字信号处理器的存储器程序修补及扩充方法，包括：　　　　使数字信号处理器内用以储存主程序的只读存储器连接有一小容量的静态存取存储器及至少一暂存器；　　　　写入修补或新增的程序码于静态存取存储器中；　　　　设定暂存器的来源地址为只读存储器欲重导的地址，而目的地址则设定于只读存储器或静态存取存储器的地址；　　　　上述地址指向路径由来源地址及目的地址指定所需略过或执行的程序码，进行程序的修补或扩充。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术为一种，尤指一种对数字信号处理器无法变动的内部程序提供一简便的修补与扩充的方法。
技术介绍
目前随着IT、IA技术时代的来临，嵌入式数字信号处理器的应用越趋普及及广泛。数字信号处理器内储有程序以待执行运算或控制相关周边电路。一般数字信号处理器储存程序可分为下列数种方式1、以只读存储器(ROM)作为配合数字信号处理器运算单元的内部程序存储器的设计。由于只读存储器无法重新改写储存资料，因此，采用此程序存储器的数字信号处理器一旦程序写入只读存储器中，将不能再更改。因此，日后程序有错误(BUG)将无法修改，亦无法新增程序。2、以静态随机存取存储器(SRAM)取代前述只读存储器(ROM)作为数字信号处理器的内部存储器。由于该静态随机存取存储器具有覆写(重复读写)功能，当电源开启时，该随机存取存储器可自外部下载程序码进入。故当程序改变时，仅需下载不同程序码即可弹性更换或修补内部程序，故相较于只读存储器具有更佳的选择性及扩展性。但使用此架构的数字信号处理器，以静态存取存储器取代只读存储器，不仅价格大幅增加之外，且静态存取存储器所占用的晶片面积亦远超过ROM，导致占用大半数字信号处理器晶片的布局面积，不符经济性与小型化的原则。3、以快闪存储器(FLASH MEMORY)作为作为数字信号处理器的内部存储器的架构。快闪存储器具可读写特性且实体布局电路的面积小于SRAM，实为一折衷方案。然而，快闪存储器的制程较为复杂，且价格更高，亦非最佳的方案。基于前述理由，对于成熟的产品较偏向采用第一种价格最为低廉的数字信号处理器，但是，一旦程序发生错误产生时，根本无法对程序进行修正，仅能通过更换新版本的数字信号处理器(DSP)始能解决，若使用成本高的SRAM或FLASH型式的数字信号处理器(DSP)，则较不具竞争力，如何在低成本状况下，兼具修补及扩充程序内容的功能，即为业界共同努力的目标。
技术实现思路
本专利技术主要目的是提供一种，在不变更使用只读存储器作为内部程序存储器的条件下，仅增加小部份且小成本的随机存取存储器，令数字信号处理器具有错误修正及程序扩充的功能。本专利技术提供的，包括使数字信号处理器内用以储存主程序的只读存储器连接有一小容量的静态存取存储器及至少一暂存器；写入修补或新增的程序码于静态存取存储器中；设定暂存器的来源地址为只读存储器欲重导的地址，而目的地址则设定于只读存储器或静态存取存储器的地址；上述地址指向路径由来源地址及目的地址指定所需略过或执行的程序码，进行程序的修补或扩充。根据本专利技术的上述方法，包括有一个暂存器，设定有一来源地址及一目的地址；该来源地址及目的地址分别设定为只读存储器主程序其中一段程序的起始及结束点。根据本专利技术的上述方法，包含有一个暂存器，设定有一来源地址及一目的地址；该来源地址设定为只读存储器主程序的一特定地址，而该目的地址则设定为静态存取存储器中修补或新增程序的起始地址，其中，该修补或新增程序结束地址设有返回主程序特定地址的指令；当该数字信号处理器执行主程序时，可通过此暂存器重导或呼叫静态存取存储器的程序地址，以执行程序新增或程序修补作业后返回主程序。根据本专利技术的上述方法，包含有一个暂存器，设定有二组来源地址及目的地址；其中一组来源地址及目的地址分别设定为只读存储器主程序其中一段程序起始及结束点；另一组来源地址设定为只读存储器主程序的一特定地址，而该目的地址则设定为静态存取存储器中修补或新增程序的起始地址，其中，该修补或新增程序结束地址设有返回主程序特定地址的指令；当该数字信号处理器执行主程序时，可通过此暂存器重导或呼叫静态存取存储器的程序地址，以执行程序新增或程序修补作业后返回主程序。根据本专利技术的上述方法，包含有二个暂存器，分别设定有一来源地址及一目的地址；其中一暂存器的来源地址及目的地址分别设定为只读存储器主程序其中一段程序起始及结束点；另一暂存器的来源地址设定为只读存储器主程序的一特定地址，而其目的地址则设定为静态存取存储器中修补或新增程序的起始地址，其中，该修补或新增程序结束地址设有返回主程序特定地址的指令；当该数字信号处理器执行主程序时，可通过此暂存器重导或呼叫静态存取存储器的程序地址，以执行程序新增或程序修补作业后返回主程序。根据本专利技术的上述方法，所述两暂存器分别设有一致能端，供外部控制信号控制其致能与否。根据本专利技术的上述方法，该静态存取存储器的容量相对只读存储器为较小。综上所述，本专利技术的数字信号处理器内的只读存储器(储存程序用)，以地址总线连接有一小容量的静态存取存储器及至少一暂存器；将只读存储器、静态存取存储器及暂存器设定有对映的地址指向路径，视需要对静态存取存储器内写入一段修补或新增的程序码；如此，该数字信号处理器即可通过暂存器的地址重导作用，适时读取静态存取存储器内的修补程序或新增的程序，达到修正或新增内部程序码的目的。由于本专利技术方法仅需对错误程序码跳过与执行修正后的程序码或新增程序的内容，故仅需增加极小容量的静态存取存储器至数字信号处理器中即可，相较于前述全部使用静态存取存储器或快闪存储器实施的数字信号处理器，不仅具低成本的效益，更兼具使用弹性，为一相当具创意的程序修补与扩充的方法。附图说明图1为本专利技术应用状态示意图。图2为本专利技术的方法流程图。图3为本专利技术的一地址指向路径示意图。具体实施例方式首先请参阅图1所示，为本专利技术数字信号处理器的第一较佳实施例架构图，除控制单元10、算术逻辑单元20及只读存储器30外，进一步包含有 至少一组暂存器40，以地址总线连接至该只读存储器30，各暂存器设定有来源地址41及目的地址42；及一静态存取存储器60，以地址总线连接至该只读存储器30及暂存器40，该静态存取存储器60的容量相对只读存储器30为较小。请参阅图2所示，为本专利技术修补或扩展存储器程序的方法，应用于前述数字处理器架构中，其包含有如下步骤步骤S1写入修补或新增的程序于静态存取存储器60中；步骤S2设定暂存器40的来源地址为只读存储器30欲重导的地址，而目的地址则设定于只读存储器30或静态存取存储器60的地址。依照上述步骤，本专利技术至少具有如下三种主程序除错及修补/新增程序的处理功能1、主程序侦错/除错功能首先设定暂存器40的来源地址41为只读存储器30主程序中错误程序的起始处(即地址重导的起始点)，而暂存器目的地址42则设定为该错误程序码的结束处。如此，主程序于执行到错误程序前即可通过暂存器40将地址直接重导到错误程序的结束处，令该段错误程序不被执行。而一般工程师即可利用前述方法，将主程序的特定一段或数段程序独立出来而不执行，藉以达到主程序除错的检查。2、新增程序功能于暂存器40设定来源地址41为只读存储器30主程序中欲设定中断点的地址(即地址重导的起始点)，而暂存器40的目的地址42则设定为静态存取存储器60的实际地址。其中该静态存取存储器60的新增程序最后地址内容为一返回主程序特定地址的指令。如此，当主程序执行至中断点时，可通过暂存器40的来源地址41及目的地址42指向静态读取存储器60中，以执行静态读取存储器60内的修补或新增程序，并于程序执行完后跳回主程序，以接续执行主程序其它段程序或结束。3、修补主程序功能首先于暂存器40中设定两组来源地址41、51及目的地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字信号处理器的存储器程序修补及扩充方法，包括使数字信号处理器内用以储存主程序的只读存储器连接有一小容量的静态存取存储器及至少一暂存器；写入修补或新增的程序码于静态存取存储器中；设定暂存器的来源地址为只读存储器欲重导的地址，而目的地址则设定于只读存储器或静态存取存储器的地址；上述地址指向路径由来源地址及目的地址指定所需略过或执行的程序码，进行程序的修补或扩充。2.如权利要求1所述的数字信号处理器的存储器程序修补及扩充方法，其特征在于包含有一个暂存器，设定有一来源地址及一目的地址；该来源地址及目的地址分别设定为只读存储器主程序其中一段程序的起始及结束点。3.如权利要求1或2所述的数字信号处理器的存储器程序修补及扩充方法，其特征在于包含有一个暂存器，设定有一来源地址及一目的地址；该来源地址设定为只读存储器主程序的一特定地址，而该目的地址则设定为静态存取存储器中修补或新增程序的起始地址，其中，该修补或新增程序结束地址设有返回主程序特定地址的指令；当该数字信号处理器执行主程序时，可通过此暂存器重导或呼叫静态存取存储器的程序地址，以执行程序新增或程序修补作业后返回主程序。4.如权利要求1所述的数字信号处理器的存储器程序修补及扩充方法，其特征在于包含有一个暂存器，设定有二组来源地址及目的地址；其中一组来源地...

【专利技术属性】
技术研发人员：李弘展，陈鹏程，
申请(专利权)人：合邦电子股份有限公司，
类型：发明
国别省市：