用于集成电路的低电压电平移位器制造技术

本发明专利技术题为“用于集成电路的低电压电平移位器”。公开了一种改进的电平移位器。该电平移位器对于VDDL使用相对低的电压(诸如0.75V)能够实现低于1ns的切换时间。该改进的电平移位器包括耦合级和电平转换级。还公开了一种相关的电平移位方法。

【技术实现步骤摘要】
用于集成电路的低电压电平移位器
本专利技术公开了一种能够以高速和低操作电压操作的改进的电平移位器。
技术介绍
电平移位器是集成电路中的重要部件。电平移位器将来自第一电压域的数字信号转换成第二电压域，当集成电路的不同部分在不同的电压域内工作时，这是必不可少的功能。图1描绘了电平移位器100(包括现有技术中已知的电平移位器)的概念性操作。在该示例中，在电压域101(V1)中，“1”由1V表示并且“0”由0V表示，并且在电压域102(V2)中，“1”由2.5V表示并且“0”由0V表示。电平移位器100将来自电压域101的“1”(1V)转换为电压域102中的“1”(2.5V)，并将来自电压域101的“0”(0V)转换为电压域102中的“0”(0V)。利用其他电压来表示“1”和“0”的其他电压域是已知的，并且本领域普通技术人员将理解，图1和本文中提供的电压值仅仅是示例。现在将参考图2-图4描述电平移位器100的实施方案。首先，图2描绘了反相器201和202，其中反相器201接收INPUT作为信号并产生A作为输出(它是INPUT的补码)，并本文档来自技高网...

【技术保护点】
1.一种用于接收第一电压域的输入并生成第二电压域的输出的电平移位器，其中所述第一电压域中的“0”为第一电压，并且所述第一电压域中的“1”为第二电压，并且所述第二电压域中的“0”为所述第一电压，并且所述第二电压域中的“1”为不同于所述第二电压的第三电压，所述电平移位器包括：/n第一电源，所述第一电源提供所述第三电压；/n第一PMOS晶体管，所述第一PMOS晶体管包括耦接到所述第一电源的第一端子、栅极和第二端子；/n第二PMOS晶体管，所述第二PMOS晶体管包括耦接到所述第一电源的第一端子、耦接到所述第一PMOS晶体管的所述第二端子的栅极、以及耦接到所述第一PMOS晶体管的所述栅极并耦接到用于提供...

【技术特征摘要】
1.一种用于接收第一电压域的输入并生成第二电压域的输出的电平移位器，其中所述第一电压域中的“0”为第一电压，并且所述第一电压域中的“1”为第二电压，并且所述第二电压域中的“0”为所述第一电压，并且所述第二电压域中的“1”为不同于所述第二电压的第三电压，所述电平移位器包括：
第一电源，所述第一电源提供所述第三电压；
第一PMOS晶体管，所述第一PMOS晶体管包括耦接到所述第一电源的第一端子、栅极和第二端子；
第二PMOS晶体管，所述第二PMOS晶体管包括耦接到所述第一电源的第一端子、耦接到所述第一PMOS晶体管的所述第二端子的栅极、以及耦接到所述第一PMOS晶体管的所述栅极并耦接到用于提供所述输出的输出节点的第二端子；
第一NMOS晶体管，所述第一NMOS晶体管包括耦接到所述第一PMOS电路的所述第二端子的第一端子、被配置为接收第一信号的栅极；以及第二端子；
第二NMOS晶体管，所述第二NMOS晶体管包括耦接到所述第一NMOS晶体管的所述第二端子的第一端子、被配置为接收所述输入的栅极、以及耦接到所述第一电压的第二端子；
第三NMOS晶体管，所述第三NMOS晶体管包括耦接到所述输出节点的第一端子、被耦接以接收第二信号的栅极和第二端子；和
第四NMOS晶体管，所述第四NMOS晶体管包括耦接到所述第三NMOS晶体管的所述第二端子的第一端子、被配置为接收所述输入的补码的栅极、以及耦接到所述第一电压的第二端子；
其中当所述输入处于所述第二电压时，所述第一信号为所述第二电压的两倍，并且当所述输入处于所述第一电压时，所述第一信号为所述第二电压；
其中当所述输入处于所述第一电压时，所述第二信号为所述第二电压的两倍，并且当所述输入处于所述第二电压时，所述第二信号为所述第二电压；并且
其中当所述输入为所述第一电压时，所述输出为所述第一电压，并且当所述输入为所述第二电压时，所述输出为所述第三电压。


2.根据权利要求1所述的电平移位器，还包括...

【专利技术属性】
技术研发人员：梅杰，X·钱，H·V·特兰，C·朱，
申请(专利权)人：硅存储技术股份有限公司，
类型：发明
国别省市：美国;US