一种基于摆幅恢复传输管逻辑的全加器制造技术

本发明专利技术公开了一种基于摆幅恢复传输管逻辑的全加器，包括异或/同或电路、两个数据选择器和三个反相器，异或/同或电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管，第一数据选择器包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管和第二十MOS管，第二数据选择器包括第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管和第四反相器；优点是低电压时输出可以达到全摆幅，驱动能力强，能够用于低电压环境。

A full adder based on swing recovery transistor logic

【技术实现步骤摘要】
一种基于摆幅恢复传输管逻辑的全加器
本专利技术涉及一种全加器，尤其是涉及一种基于摆幅恢复传输管逻辑的全加器。
技术介绍
全加器是标准单元库中模块较大的电路之一，并且是最基本的运算单元。全加器被广泛应用于乘法器、数字信号处理器(DSP)、数字滤波器(FIR)和微控制器等VLSI(大规模集成电路)系统中。这些系统中基本都集成有多个1位全加器，以执行一位或多位的加法运算，全加器是这些系统中重复利用率最高的基本单元之一，对这些系统的设计有很重要的影响。当前，设计者采用不同的逻辑如互补CMOS逻辑、传输管逻辑、传输门逻辑、差分逻辑和混合逻辑等分别设计了许多经典的全加器电路。但随着低功耗技术的发展，传统的全加器电路大都不适用于低电压下。因为在低电压下MOS管的I-V特性会发生明显的变化，且MOS管的漏电流明显增加，导致全加器电路的输出电平降低，电路的输出达不到全摆幅，全加器电路的驱动能力下降，如果将其应用于驱动电路，则它们可能会导致下一级电路的输出逻辑错误。
技术实现思路
本专利技术所要解决的技术问题是提供一种在低电压时，输出仍本文档来自技高网...

【技术保护点】
1.一种基于摆幅恢复传输管逻辑的全加器，其特征在于包括异或/同或电路、第一数据选择器、第二数据选择器、第一反相器、第二反相器和第三反相器；所述的异或/同或电路具有第一输入端、第一反相输入端、第二输入端、第二反相输入端、异或输出端和同或输出端，所述的第一数据选择器具有第一输入端、第二输入端、选择端和输出端，所述的第二数据选择器具有第一输入端、第二输入端、第一选择端、第二选择端和输出端，所述的异或/同或电路的第一输入端和所述的第一反相器的输入端连接且其连接端为所述的全加器的第一输入端，所述的第一反相器的输出端分别与所述的异或/同或电路的第一反相输入端和所述的第二数据选择器的第一输入端连接，所述的异...

【技术特征摘要】
1.一种基于摆幅恢复传输管逻辑的全加器，其特征在于包括异或/同或电路、第一数据选择器、第二数据选择器、第一反相器、第二反相器和第三反相器；所述的异或/同或电路具有第一输入端、第一反相输入端、第二输入端、第二反相输入端、异或输出端和同或输出端，所述的第一数据选择器具有第一输入端、第二输入端、选择端和输出端，所述的第二数据选择器具有第一输入端、第二输入端、第一选择端、第二选择端和输出端，所述的异或/同或电路的第一输入端和所述的第一反相器的输入端连接且其连接端为所述的全加器的第一输入端，所述的第一反相器的输出端分别与所述的异或/同或电路的第一反相输入端和所述的第二数据选择器的第一输入端连接，所述的异或/同或电路的第二输入端和所述的第二反相器的输入端连接且其连接端为所述的全加器的第二输入端，所述的异或/同或电路的第二反相输入端和所述的第二反相器的输出端连接，所述的异或/同或电路的异或输出端分别与所述的第一数据选择器的第二输入端和所述的第二数据选择器的第二选择端连接，所述的异或/同或电路的同或输出端分别与所述的第一数据选择器的选择端和所述的第二数据选择器的第一选择端连接，所述的第一数据选择器的第一输入端和所述的第三反相器的输入端连接且其连接端为所述的全加器的低位进位端，所述的第三反相器的输出端和所述的第二数据选择器的第二输入端连接，所述的第一数据选择器的输出端为所述的全加器的和输出端，所述的第二数据选择器的输出端为所述的全加器的高位进位端；
所述的异或/同或电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管，所述的第一MOS管、所述的第二MOS管、所述的第五MOS管、所述的第六MOS管和所述的第九MOS管均为P型MOS管，所述的第三MOS管、所述的第四MOS管、所述的第七MOS管、所述的第八MOS管和所述的第十MOS管均为N型MOS管；所述的第一MOS管的源极接入电源，所述的第一MOS管的栅极、所述的第三MOS管的栅极、所述的第四MOS管的源极、所述的第五MOS管的栅极、所述的第六MOS管的源极、所述的第七MOS管的栅极和所述的第九MOS管的源极连接且其连接端为所述的异或/同或电路的第一输入端，所述的第一MOS管的漏极和所述的第二MOS管的源极连接，所述的第二MOS管的栅极、所述的第三MOS管的源极、所述的第四MOS管的栅极、所述的第五MOS管的源极、所述的第六MOS管的栅极、所述的第八MOS管的栅极和所述的第十MOS管的源极连接且其连接端为所述的异或/同或电路的第二输入端，所述的第二MOS管的漏极、所述的第三MOS管的漏极、所述的第四MOS管的漏极和所述的第九MOS管的漏极连接且其连接端为所述的异或/同或电路的同或输出端，所述的第五MOS管的漏极、所述的第六MOS管的漏极、所述的第七MOS管的漏极和所述的第十MOS管的漏极连接且其连接端为所述的异或/同或电路的异或输出端，所述的第七MOS管的源极和所述的第八MOS管的漏极连接，所述的第八MOS管的源极接地，所述的第九MOS管的栅极为所述的异或/同或电路的第二反相输入端，所述的第十MOS管的栅极为所述的异或/同或电路的第一反相输入端。
所述的第一数据选择器包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管和第二十MOS管，所述的第十一MOS管、所述的第十二MOS管、所述的第十三MOS管、所述的第十四MOS管、所述的第十五MOS管和所述的第十九MOS管均为P型MOS管，所述的第十六MOS管、所述的第十七MOS管、所述的第十八M...

【专利技术属性】
技术研发人员：张跃军，韩金亮，吴志信，张会红，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江;33