具有多种长度指令集体系结构的可配置数据处理器制造技术

本发明专利技术是关于一种具有指令字长度相异的指令集体系结构（ＩＳＡ）的数字处理器装置。在示范性的实施例中，该处理器包括扩展的用户可配置的ＲＩＳＣ处理器，具有四个阶段的流水线（取、译码、执行和写回）以及被适合于译码和处理一单一程序内的３２位和１６位指令字的相关逻辑部分，从而增加指令集的灵活性，并且允许更好的代码压缩和精减的内存开销。提供了不需要模式转换的自由形式的使用不同长度的指令。本发明专利技术还公开了一种改进的指令调整器和代码压缩体系结构。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
优先权与相关申请本申请主张如下优先权2002年1月31日提交的名称为“具有多种长度指令集体系结构的可配置数据处理器”的60/353,647号美国临时申请、2003年1月31日提交的同名10/356,129号美国申请，以及申请号为PCT/US03/02834(2003年8月7日赋予国际公布号WO 03/065165 A2)的PCT国际申请，其内容在此全文引用以资参考。
技术介绍
1.专利技术领字段本专利技术涉及数据处理器领字段，特别是涉及一种经过改进的数据处理器指令集体系结构(instruction set architecture-ISA)及其相关的装置和方法。2.
技术介绍
已知现有技术中有多种技术手段利用数据处理器实现特定的功能(如FFT、卷积编码、以及其他计算密集形的应用程序)。这些技术手段通常分为三大类(i)“固定”硬件；(ii)软件；和(iii)用户可配置。现有技术中所谓的“固定”体系结构处理器的特征是加入特殊指令和/或硬件以加速某些特定的功能。由于具有这种体系结构的处理器事先已经基本定型，并且对于处理器的设计者来说，无法得知其终端应用软件的具体内容，为了加速运算而加入的特殊指令在性本文档来自技高网...

【技术保护点】
一种数据处理器装置，具有一多阶段流水线和一指令集；其特征在于其包括：多个第一指令，具有一第一长度；多个第二指令，具有一第二长度；和逻辑部分，被适合于从一具有该第一长度和第二长度指令的单一程序中将其中包含的该第一长度指 令和第二长度指令进行译码和处理。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西蒙戴维森，约拿单费格森，穆罕默德诺萨得可汗，罗比坦普尔，彼得沃那思，理查得A富勒，
申请(专利权)人：西蒙戴维森，约拿单费格森，穆罕默德诺萨得可汗，罗比坦普尔，彼得沃那思，理查得A富勒，
类型：发明
国别省市：US[美国]