芯片封装结构及其制造方法技术

本发明专利技术提供一种芯片封装结构，包括芯片、封装胶体、第一介电层、第一重布线路层、第二重布线路层以及第二介电层。封装胶体包封芯片。封装胶体中具有多个导电连接件。第一介电层配置于芯片的主动面及部分封装胶体上。第一重布线路层配置于封装胶体相对于第一介电层的表面上。第二重布线路层配置于第一介电层上。第二介电层配置于第二重布线路层及部分第一介电层上。部分导电连接件位于芯片的背面上，背面通过部分导电连接件电性连接至第一重布线路层，且导电部电性连接至第二重布线路层、导电连接件及第一重布线路层。另提供一种芯片封装结构的制造方法。

【技术实现步骤摘要】
芯片封装结构及其制造方法
本专利技术涉及一种封装结构及其制造方法，尤其涉及一种芯片封装结构及其制造方法。
技术介绍
随着电子产品的需求朝向高功能化、信号传输高速化及电路元件高密度化，芯片封装中的信号传输路径设计也日趋重要。因此，如何使信号在芯片背面与主动面之间传输并提升信号传输能力，便成为当前亟待解决的问题之一。
技术实现思路
本专利技术提供一种芯片封装结构及其制造方法，其可以使信号在芯片背面与主动面之间传输并提升信号传输能力。本专利技术的芯片封装结构包括第一芯片、封装胶体、第一介电层、第一重布线路层、第二重布线路层以及第二介电层。第一芯片具有第一主动面、相对于第一主动面的背面以及位于第一主动面上的多个导电部。封装胶体包封第一芯片。封装胶体中具有多个导电连接件。第一介电层配置于第一芯片的第一主动面及部分封装胶体上。第一重布线路层配置于封装胶体相对于第一介电层的表面上。第二重布线路层配置于第一介电层上。第二介电层配置于第二重布线路层及部分第一介电层上。部分导电连接件位于第一芯片的背面上，背面通过部分导电连接件电性连接至第一重布线路层，且导电部电性连接至第二重布线路层、导电连接件及第一重布线路层。基于上述，在芯片封装结构中，由于部分导电连接件位于背面上，背面通过部分导电连接件电性连接至重布线路层，且导电部电性连接至重布线路层、导电连接件及重布线路层，使信号可以在芯片的背面与主动面之间传输并通过重布线路层及重布线路层的细线距提升信号传输能力。附图说明图1A至图1L是依据本专利技术一实施例的芯片封装结构的部分制造方法的部分剖面示意图。附图标号说明：10、20：黏着层100：芯片封装结构110、160：载板120、174：介电层1201：介电材料层130、180、190：芯片130a、180a、190a：主动面130b：背面131：绝缘层132：导电接垫134：导电凸块136：导电部136s：侧壁140：封装胶体140a：表面142、1421、1422：导电连接件150、172：重布线路层192：基板O1、O2、O3：开口具体实施方式本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。图1A至图1L是依据本专利技术一实施例的芯片封装结构的部分制造方法的部分剖面示意图。请参考图1A，首先，提供载板110。载板110可以是由玻璃、塑胶或其他合适的材料制成的载板，只要前述的材料能够于后续的制程中，承载形成于其上的封装结构。在此，载板110可为第一载板。接着，于载板110上形成介电材料层1201。在一实施例中，黏着层10可以设置于载板110与介电材料层1201之间，其中黏着层10可为上表面与下表面皆具有黏性的薄膜，以提升载板110与介电材料层1201之间的接合力以及增强后续结构从载板110移除的可剥离性。请参考图1B，对介电材料层1201进行微影蚀刻或激光钻孔(laserdrilling)制程，以形成具有多个开口O1的介电层120，其中多个开口O1可以暴露出下方的黏着层10。在此，开口O1可为第一开口；而介电层120可为第一介电层。请同时参考图1A与图1B，在一实施例中，介电材料层1201可以包括感光材料，如聚亚酰胺(polyimide,PI)、苯环丁烯(benzocyclobutene,BCB)、硅胶或聚苯恶唑(polybenzoxazole,PBO)，因此可以直接对介电材料层1201进行微影蚀刻制程，以降低制程的复杂性，但本专利技术不限于此，介电层120也可以是其他适宜的介电材料。请参考图1C，于介电层120上配置芯片130，其中芯片130具有主动面130a、相对于主动面130a的背面130b以及位于主动面130a上受绝缘层131覆盖局部暴露的多个导电接垫132。导电接垫132、介电层120与黏着层10可以形成一空腔，但本专利技术不限于此。导电接垫132可以包括铝接垫、铜接垫或其他适宜的金属接垫(例如镍金)。在此，芯片130可为第一芯片；而主动面130a可为第一主动面。请参考图1D，形成封装胶体140，以包封芯片130。封装胶体140可以是覆盖至芯片130的背面130b，以利后续进一步形成可以电性连接至背面130b的导电连接件。在本实施例中，介电层120配置于芯片130的主动面130a及部分封装胶体140上。在一实施例中，封装胶体140的材料可以与介电层120的材料实质上相同，因此可以提升介电层120与封装胶体140之间的附着性，减少介电层120与封装胶体140之间因收缩而产生的应力，进而可以降低介电层120与封装胶体140之间脱层的机率。请参考图1E，对封装胶体140进行微影蚀刻或激光钻孔制程，以形成多个开口O2与多个开口O3，其中开口O2贯穿封装胶体140与介电层120，暴露出下方的黏着层10，且开口O3暴露出部分芯片130的背面130b。开口O2可以是形成于芯片130的两侧，换句话说，开口O2可以围绕芯片130。在此，开口O2可为第二开口；而开口O3可为第三开口。在一实施例中，封装胶体140可以包括感光材料，因此可以直接对封装胶体140进行微影蚀刻制程，以降低制程的复杂性，但本专利技术不限于此，封装胶体140的材料可视实际设计需求而定。请参考图1F，填入导电材料于开口O2与开口O3中，以形成多个导电连接件142。举例而言，导电连接件142可以包括导电连接件1421与导电连接件1422，其中于开口O2填入导电材料以形成导电连接件1421，而于开口O3填入导电材料以形成导电连接件1422。在一实施例中，导电材料可以覆盖至封装胶体140的顶面，再对导电材料进行平坦化制程，直到露出封装胶体140的顶面，使形成的导电连接件1421的顶面与导电连接件1422的顶面实质上共面(coplanar)，前述提及的平坦化制程例如是蚀刻、研磨等方式，但本专利技术不限于此。在本实施例中，部分导电连接件142位于背面130b上；而另一部分导电连接件142围绕芯片130。举例而言，导电连接件1422位于背面130a上；而导电连接件1421围绕芯片130。由于导电连接件1422位于背面130a上，因此，芯片130的背面130b可以通过导电连接件1422电性连接至其他所欲连接的线路层、导电元件或芯片，使芯片130的背面130b的信号可以通过导电连接件1422传输出去。请参考图1G，于封装胶体140相对于介电层120的本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，包括：/n第一芯片，具有第一主动面、相对于所述第一主动面的背面以及位于所述第一主动面上的多个导电部；/n封装胶体，包封所述第一芯片，且所述封装胶体中具有多个导电连接件；/n第一介电层，配置于所述第一芯片的所述第一主动面及部分所述封装胶体上；/n第一重布线路层，配置于所述封装胶体相对于所述第一介电层的表面上；/n第二重布线路层，配置于所述第一介电层上；以及/n第二介电层，配置于所述第二重布线路层及部分所述第一介电层上，/n其中部分所述多个导电连接件位于所述背面上，所述背面通过所述部分多个导电连接件电性连接至所述第一重布线路层，且所述多个导电部电性连接至所述第二重布线路层、所述多个导电连接件及所述第一重布线路层。/n

【技术特征摘要】
20191125 TW 1081428141.一种芯片封装结构，包括：
第一芯片，具有第一主动面、相对于所述第一主动面的背面以及位于所述第一主动面上的多个导电部；
封装胶体，包封所述第一芯片，且所述封装胶体中具有多个导电连接件；
第一介电层，配置于所述第一芯片的所述第一主动面及部分所述封装胶体上；
第一重布线路层，配置于所述封装胶体相对于所述第一介电层的表面上；
第二重布线路层，配置于所述第一介电层上；以及
第二介电层，配置于所述第二重布线路层及部分所述第一介电层上，
其中部分所述多个导电连接件位于所述背面上，所述背面通过所述部分多个导电连接件电性连接至所述第一重布线路层，且所述多个导电部电性连接至所述第二重布线路层、所述多个导电连接件及所述第一重布线路层。


2.根据权利要求1所述的芯片封装结构，其中所述第一介电层的材料与所述第二介电层的材料实质上相同。


3.根据权利要求1所述的芯片封装结构，其中所述第一介电层的材料、所述第二介电层的材料与所述封装胶体的材料实质上相同。


4.根据权利要求1所述的芯片封装结构，其中所述第一介电层至少覆盖所述多个导电部的部分侧壁。


5.根据权利要求1所述的芯片封装结构，其中另一部分的所述多个导电连接件贯穿所述封装胶体与所述第一介电层，且围绕所述第一芯片。


6.根据权利要求1所述的芯片封装结构，还包括第二芯片，配置于所述第二重布线路层上，其中所述第二芯片具有面向所述第二重布线路层的第二主动面，且所述第二芯片通过所述第二重布线路层与所述第一芯片电性连接。


7.根据权利要求6所述的芯片封装结构，还包括至少一第三芯片，配置于所述第一重布线路层上，其中所述至少一第三芯片的每一者具有面向所述第一重布线路层的第三主动面，且所述第一芯片与所述第二芯片通过所述第二重布线路层、所述多个导电连接件及所述第一重布线路层与所述至少一第三芯片电性连接。


8.根据权利要求1所述的芯片封装结构，其中...

【专利技术属性】
技术研发人员：齐中邦，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾;71