一种用于可重构计算阵列的数据耦合器制造技术

本发明专利技术公开的用于可重构计算阵列的数据耦合器包括：用于设置和输出数据耦合器工作状态的数据耦合器控制单元，按照寻址模式产生地址的地址生成器，用于存储计算过程中的输入输出数据的计算高速缓存，总线接口单元，控制寄存器，输入端口，输出端口和内部总线。该数据耦合器可根据控制信息，按照一定的寻址模式产生高速缓存的地址，通过输入／输出端口协调与可重构计算阵列之间的数据传输，支持同步和异步两种通讯方式，应用方式灵活。

【技术实现步骤摘要】

本专利技术涉及一种用于可重构计算阵列的数据耦合器。
技术介绍
目前的通用处理器，DSP等多采用指令驱动，处理器工作时一般要经过取指令，译码，执行，返回结果等阶段。对于计算密集型任务，数据吞吐量一般都很大，因此采用数据流驱动计算部件完成计算任务是一种比较合适的方法。数据通过一定的组织，以一定的模式通过处理器的数据通路即可以被处理，而指令集处理器要执行多条指令才能从存储器取得相应数据并进行处理，相比之下，数据驱动方式在计算密集型任务方面，具有一定优势，可以大大提高吞吐率。数据驱动方式以前多出现在专用集成电路中。但是，专用集成电路灵活性不足，一个电路一般只能实现固定几种算法，对于数据处理也就只有几种有限的模式。对于可重构硬件电路，由于电路实现功能可变，因此需要对数据组织模式也进行相应改变，通过不同寻址模式的支持，能够快速从存储器取得数据提供给可重构硬件处理，从而既达到很高的数据吞吐率，又能保证硬件的灵活性。基于可重构计算硬件的特点，传统的固定数据产生模式缺乏灵活性。
技术实现思路
本专利技术的目的是提供一种适用于数据驱动的计算密集型且具有较高灵活性的可重构计算阵列的数据耦合器。本专利技术的本文档来自技高网...

【技术保护点】
用于可重构计算阵列的数据耦合器，其特征是包括用于设置和输出数据耦合器工作状态的数据耦合器控制单元（１），按照寻址模式产生地址的地址生成器（２），用于存储计算过程中的输入输出数据的计算高速缓存（３），总线接口单元（４），控制寄存器（５），输入端口（６），输出端口（７）和内部总线（８），总线接口单元（４）的一端与外部总线相连接，另一端与内部总线（８）相连，数据耦合器控制单元（１）的一端与外部总线连接，另一端与控制寄存器（５）连接，地址生成器（２）与内部总线（８）以及计算高速缓存（３）的一个输入端相连接，计算高速缓存（３）与内部总线（８）连接，并有两组传输端口，其中一组传输端口与内部总线（８）相连接...

【技术特征摘要】
1.用于可重构计算阵列的数据耦合器，其特征是包括用于设置和输出数据耦合器工作状态的数据耦合器控制单元(1)，按照寻址模式产生地址的地址生成器(2)，用于存储计算过程中的输入输出数据的计算高速缓存(3)，总线接口单元(4)，控制寄存器(5)，输入端口(6)，输出端口(7)和内部总线(8)，总线接口单元(4)的一端与外部总线相连接，另一端与内部总线(8)相连，数据耦合器控制单元(1)的一端与外部总线连接，另一端与控制寄存器(5)连接，地址生成器(2)与内部总线(8)以及计算高速缓存(3)的一个输入端相连接，计算高速缓存(3)与内部总线(8)连接，并有两组传输端口，其中一组传输端口与内部总线(8)相连接，另一组传输端口的输入端与输入端口(6)的输出端相连，输出端与输出端口(7)的输入端相连接，输入端口(6)和输出端口(7)分别和内部总线(8)连接，输入端口(...

【专利技术属性】
技术研发人员：沈海斌，季爱明，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86[中国|杭州]