半导体器件制造技术

本发明专利技术提供了一种半导体器件。提供了一种能够根据所提供的配置数据来重构电路结构的运算单元，该运算单元包括：数据处理单元，其利用输入数据执行处理；输出数据保持单元，其保持所述处理的结果以将其输出作为输出数据；和输出有效信号控制单元，其输出指示输出数据是否有效的输出有效信号，其中可通过对输出有效信号的输出定时进行控制来随意地控制将有效数据输出到运算单元外部的定时。

【技术实现步骤摘要】

本专利技术涉及半导体器件，更具体地涉及可重构的半导体器件中的数据流控制技术。
技术介绍
粗粒度的可重构电路包括配有各种功能的多个处理元件以及连接在这些处理元件之间的内联网。在该粗粒度的可重构电路中，根据配置数据来设定处理元件的功能和内联网的路径，并且可通过改变配置数据来实现任何功能。将该粗粒度的可重构电路设计成，由处理元件执行的具体处理内容以及提供给该处理的数据的路径可根据配置数据而被动态地重构。处理元件配有诸如由以字为单位执行的计算功能之类的功能，包括四则运算计算和移位与掩码运算、调整定时的延迟处理、条件语言处理(如选择器)以及包括逻辑AND/OR运算的位处理。此外，通过上述功能等，该处理元件可用作计数器。诸如无线通信等的由面向流的应用执行的处理(与通信流数据相关的处理)包括伴随数据流控制处理的处理。这种伴随流控制的处理包括以下处理通过将单个输入数据转换成有序的序列数据来执行管道处理，和相反地从有序的序列数据中仅检索出单个有效数据以用于计算的处理。作为前一个处理的示例，存在扩展码处理(参见图8A)，在该处理中将1位输入(码)与多位扩展码相乘以转换成多位信号。作为后一个处理的示例，存在在以不同频率工作的电路之间的数据传送处理(参见图9A和9B)，例如，从以低频工作的电路到以高频工作的电路的数据传送处理。为了实现上述处理，在电路结构固定的通常电路中，应该做的只是提前安装仅执行该处理的电路。而在可重构电路的情况中，类似于所谓数据流机的处理方式是优选的。因此，为了利用在处理元件中设置的基本功能实现上述处理，需要许多处理元件。例如，为了实现使用多位(例如n位)扩展码的扩展码处理(如图8A中所示)，出于在时间上重复相同的输入(码)的目的，还重复(n-1)次的1位输入(码)。通过将该输入与n位扩展码相乘，获得了该码扩展处理后的n位信号。尤其是，如图8B中所示，通过进行分路将输入信号转换成多个并行信号，之后选择器103根据来自计数器102的输出依次选择信号以执行并行-串行转换处理，从而获得有序的一维序列信号。之后通过使用逻辑异或运算器(XOR运算器)104将该一维序列信号与扩展码相乘，可获得该扩展处理之后的所期望的码。在此，在之前的选择器103执行的并行-串行转换步骤中，由延迟器101-1，101-2，…，101-(n-1)执行定时调整，从而依次排列其输出。延迟器101、计数器102、选择器103和XOR运算器104中的每一个都由单个处理单元构成。因此，为了由重构电路利用例如n位扩展码来实现扩展码处理，使用能够最大延迟“n”的(n-1)个延迟器101、计数器102、n个输入的选择器103、XOR运算器104，这就需要许多处理元件。日本专利申请特开2004-199694号。
技术实现思路
本专利技术的目的是提供一种可重构的半导体器件，该半导体器件包括能够控制数据的输出定时的运算单元。根据本专利技术的半导体器件包括多个运算单元，所述运算单元能够根据由配置存储器提供的配置信息来动态地重构电路结构，其中所述运算单元具有数据处理单元、输出数据保持单元和输出有效信号控制单元。该输出数据保持单元对处理结果进行保持，所述处理结果是由该数据处理单元利用输入数据根据所述配置信息执行处理所获得的。该输出数据保持单元输出所保持的处理结果作为输出数据，同时该输出有效信号控制单元输出指示所述输出数据是否有效的输出有效信号。根据本专利技术，将通过对输入数据的所述处理而获得的处理结果保持并作为输出数据输出，并输出指示输出数据是否有效的输出有效信号，从而可通过控制输出有效信号的输出定时来随意地控制输出数据的输出定时。附图说明图1是示出了根据本专利技术实施例的可重构电路的结构示例的框图；图2A、图2B、图2C、图3A和图3B是示出了来自根据本实施例的运算单元的数据的输出定时的时序图；图4是示出了输出数据保持单元的结构示例的图；图5是示出了输出有效信号控制单元的结构示例的图；图6是用于例示输出有效信号控制单元中的比较单元的功能的图；图7是示出了使用根据本实施例的可重构电路的无线电通信系统的结构示例的图；图8A和图8B是例示使用n位扩展码的扩展码处理的图；以及图9A和图9B是例示在以不同频率工作的电路之间的数据传送处理的图。具体实施例方式下面，参照附图对根据本专利技术的实施例进行说明。图1是示出了应用根据本专利技术实施例的半导体器件的可重构电路的结构示例的框图。注意，图1仅显示了一个运算单元(处理单元)10，但是，根据本实施例的可重构电路包括如图1中所示的多个运算单元(处理单元)。此外，将作为配置信息的配置数据提供给每个运算单元。以可向在可重构电路中设置的多个运算单元提供配置数据的方式将配置存储器20连接到这些运算单元。在根据本实施例的可重构电路中，根据来自配置存储器20的配置数据对由各运算单元10执行的处理(功能)和运算单元之间的数据输入/输出路径等进行设定。由此，通过使得根据本实施例的可重构电路的电路结构能够基于配置数据而被动态地重构，该可重构电路能够实现任何功能。在此，对于根据本实施例的可重构电路中的运算单元10，作为要在配置数据中指定的数据输出定时，如图2A至2C和图3A以及3B中所示，如以下所述地提供了五种模式(模式A、模式B、模式C、模式D和模式E)。各个运算单元10根据分别提供的配置数据，有选择地实现图2A至2C和图3A以及3B中所示的五种模式。注意，以下将详细说明数据输出定时的各个模式。<模式A>(参照图2A)在切换配置后经过了偏移时间之后(更具体地，当经过预定时间之后运算单元10根据切换后的配置数据开始运算时)输出第一个输出信号(具有指示数据有效性的输出有效信号的输出数据)。随后，在间隔时间期间使该输出有效信号无效，并在经过了间隔时间之后输出下一个输出信号(具有输出有效信号的输出数据)。该处理重复了特定重复次数，在该处理中以间隔时间为间隔的方式输出该输出信号。<模式B>(参照图2B)在输入了有效信号(具有输入有效信号)之后经过偏移时间后输出第一个输出信号(具有输出有效信号的输出数据)。随后，在间隔时间期间使该输出有效信号无效，并在经过了间隔时间之后输出下一个输出信号(具有输出有效信号的输出数据)。其中以间隔时间为间隔的方式输出该输出信号的处理重复了特定重复次数。<模式C>(参照图2C)在输入了特定数量的有效信号(具有输入有效信号)之后输出第一个输出信号(具有输出有效信号的输出数据)。随后，在间隔时间期间使该输出有效信号无效，并且在经过了该间隔时间之后输出下一个输出信号(具有输出有效信号的输出数据)。其中以该间隔时间为间隔的方式输出该输出信号的处理重复了特定重复次数。<模式D>(参照图3A) 在输入了特定数量的有效信号(具有输入有效信号)之后，仅输出一次输出信号(具有输出有效信号的输出数据)。<模式E>(参照图3B)在输入了有效信号(具有输入有效信号)之后，仅输出一次输出信号(具有输出有效信号的输出数据)，并且此后直到输入了特定数量的有效信号(具有输入有效信号)为止才进行输出。换句话说，在输入了有效信号之后仅输出本文档来自技高网...

【技术保护点】
一种半导体器件，该半导体器件包括：配置存储器，其存储有配置信息；和多个运算单元，所述多个运算单元能够根据由所述配置存储器提供的所述配置信息来动态地重构电路结构，其中，所述运算单元包括：数据处理单元，其利用输入 数据根据所述配置信息来执行处理；输出数据保持单元，其保持所述数据处理单元的处理结果并输出所保持的处理结果作为输出数据；以及输出有效信号控制单元，其输出指示由所述输出数据保持单元输出的所述输出数据是否有效的输出有效信号。

【技术特征摘要】
JP 2006-3-31 2006-0982891.一种半导体器件，该半导体器件包括配置存储器，其存储有配置信息；和多个运算单元，所述多个运算单元能够根据由所述配置存储器提供的所述配置信息来动态地重构电路结构，其中，所述运算单元包括数据处理单元，其利用输入数据根据所述配置信息来执行处理；输出数据保持单元，其保持所述数据处理单元的处理结果并输出所保持的处理结果作为输出数据；以及输出有效信号控制单元，其输出指示由所述输出数据保持单元输出的所述输出数据是否有效的输出有效信号。2.根据权利要求1所述的半导体器件，其中，所述输出有效信号控制单元在由所述配置信息指定的定时输出所述输出有效信号。3.根据权利要求1所述的半导体器件，其中，所述数据处理单元基于根据指示所述输入数据是否有效的信号所生成的内部有效信号，来执行所述处理，并且其中，所述输出数据保持单元在所述内部有效信号指示所述数据有效时，将所保持的处理结果更新成由所述数据处理单元提供的所述处理结果。4.根据权利要求1所述的半导体器件，其中，所述输出数据保持单元包括数据保持单元，该数据保持单元临时保持所输入的数据并输出所输入的数据作为输出数据；和选择器单元，向该选择器单元输入所述数据处理单元的处理结果和所述数据保持单元的输出，以将其中的任何一个提供给所述数据保持单元的输入。5.根据权利要求1所述的半导体器件，其中，所述输出有效信号控制单元包括计数器单元，其对周期数或数据数量进行计数；比较单元，其将所述计数单元的计数值同与所述配置信息所指定的所述输出有效信号的输出定时相关的值进行比较；以及输出有效信号生成单元，其基于所述比较单元的比较结果生成并输出所述输出有效信号。6.根据权利要求5所述的半导体器件，其中，所述计数器单元能够对以下数据进行计数有效输入数据的数量、从产生预定输出契机到输出有效输...

【专利技术属性】
技术研发人员：斋藤美寿，藤沢久典，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]