【技术实现步骤摘要】
本专利技术涉及一种阵列处理器中的数据管理方法及一种实施此方法的阵列处理器，尤其是加速了此阵列处理器中数据的传输。
技术介绍
已知的是通过多个处理器并行即同时操作以管理复杂的计算任务来提高电子设备的计算能力。因此，电子系统中的几个处理器共享要由此系统实施的部分操作，以提高系统的全局操作时间，对于实时管理如多媒体数据(图像、视频等)等重要数据流的电子系统，这种分配尤为重要。阵列处理器是包括一组被称为基本处理器或EP、实现了并行数据处理操作的处理器的处理器。以可以是一维的阵列的形式、以例如在以其中以有规律的形式定位EP的矩形阵列的形式排列基本处理器时的二维基本处理器对准的形式，物理上排列这些基本处理器。在以二维形式排列基本处理器的情况下，每个基本处理器可以通过连接阵列中的基本处理器的格状通信网络，发送和接收与其四个方向上(北、南、东、西)的相邻基本处理器之一有关的、每个操作循环(由控制系统的时钟所确定的循环)的数据。此外，当基本处理器位于给定方向上阵列的边缘时，其还被称为位于此方向的相反方向的阵列边缘的基本处理器的、此给定方向上的“旁路”邻居，并从而与之相连。还应当...
【技术保护点】
一种用于管理包括基本处理器（３０２（ｉ，ｊ）、３０２（ｉ’，ｊ’））的阵列处理器中的数据的方法，形成ｎ个轴的阵列（３００），从而使每个基本处理器（３０２（ｉ，ｊ））根据所述阵列（３００）的２ｎ个方向（３１０、３１２、３１４、３１６）中的每一个与相邻基本处理器（３０２（ｉ’，ｊ’））相连，每个基本处理器由确定了应当在随后的循环中向此基本处理器（３０２（ｉ，ｊ））发送数据的相邻基本处理器（３０２（ｉ’，ｊ’））的相同指令控制，其特征在于：将专用于根据阵列（３００）的每个轴的数据交换的通信寄存器（Ｘ１、Ｘ２、Ｙ１、Ｙ２）与此基本处理器（３０２（ｉ，ｊ））相关联，并将基本处理器（３...
【技术特征摘要】
FR 2004-1-21 04005271.一种用于管理包括基本处理器(302(i，j)、302(i’，j’))的阵列处理器中的数据的方法，形成n个轴的阵列(300)，从而使每个基本处理器(302(i，j))根据所述阵列(300)的2n个方向(310、312、314、316)中的每一个与相邻基本处理器(302(i’，j’))相连，每个基本处理器由确定了应当在随后的循环中向此基本处理器(302(i，j))发送数据的相邻基本处理器(302(i’，j’))的相同指令控制，其特征在于将专用于根据阵列(300)的每个轴的数据交换的通信寄存器(X1、X2、Y1、Y2)与此基本处理器(302(i，j))相关联，并将基本处理器(302(i，j))在阵列(300)中的位置的条件集成在每个指令中，以确定在随后循环中发送数据的相邻基本处理器(302(i’，j’))。2.一种阵列处理器(300)，包括基本处理器(302(i，j)、302(i’，j’))，形成n个轴的阵列(300)，从而使每个基本处理器302(i，j)根据所述阵列(300)的2n个方向(310、312、314、316)中的每一个与相邻基本处理器(302(i’，j’))相连，每个基本处理器由确定了应当在随后的循环中向此基本处理器(302(i，j))发送数据的相邻基本处理器的相同指令控制，其特征在于每个基本处理器(302(i，j))均包含专用于根据阵列的每个轴的数据交换的通信寄存器(X1、X2、Y1、Y2)，并且每个基本处理器(302(i，j))能够从控制装置接收包含基本处理器(302(i，j))在阵列(300)中的位置的条件的指令，以确定要在随后循环中发送到其通信寄存器(X1、X2、Y1、Y2)中的每一个的数据。3.根据权利要求2所述的阵列处理器，其特征在于向每个基本处理器(302(i，j))分配用于标识其在阵列(300)中的位置的比特序列(302(i，j)L)，从而通过将此比特序列(302(i，j)L)与在指令中接收到的比特序列进行比较，来确定基本处理器(302(i，j))的位置。4.根据权利要求3所述的阵列处理器，其特征在于用于标识基本处理器(302(i，j))在阵列(300)中的位置的比特序列(302(i，j)L)是2n比特序列，针对每个基本处理器(302(i，j))，表示此基本处理器(302(i，j))是否位于阵列...
【专利技术属性】
技术研发人员：伯努瓦德莱屈尔，弗雷德里克普利索诺，
申请(专利权)人：汤姆森许可贸易公司，
类型：发明
国别省市：FR[法国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。