独立处理多个指令流、软式控制各指令流的处理功能的多线程处理器制造技术

一种执行多个指令流的多线程处理器，包括：多个功能单元，执行指令；多个指令解码器，与各指令流对应地设置，解码各个指令，完成作为执行该指令的功能单元要求将解码指令发给该功能单元的指令发出要求；优先权存储器，存储各指令流的优先权，各优先权与其他指令流的优先权独立，并通过专用指令变更；自停止数据存储器，在各指令流中存储指令流处于执行状态还是处于停止状态的自停止数据；调解器，接收来自多个指令解码部分通知的指令发出要求，２个以上的指令发出要求同时指定一个功能单元的情况下，根据优先权存储器中存储的优先权，确定向该功能单元要发出的解码指令；停止器，根据所述自停止数据，停止与正处于停止状态的指令流相应的指令解码部分向调解器的指令发出要求的通知。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及根据并行发出的来自多个指令流的指令、高效地使用多个运算单元的信息处理器。
技术介绍
现有技术有在一个处理器内同时处理多个指令流的多线程处理器。在“AMultithreaded Processor Architecture with Simultaneous Instruction Issuing”(In Proc.of ISS 91International Symposium on Supercomputing.Fukuoka.Japan，pp.87～96，November 1991)中详细地说明了多线程处理器。图1是表示现有技术的多线程处理器的构成框图。图中，多线程处理器配有指令超高速缓冲存储器500、3个指令提取单元501、3个指令解码单元502、12个备用站503、4个指令调度单元504、4个功能单元505、和寄存器组506，构成为能同时独立地执行与图中指令提取单元和指令解码单元组相应的3个指令流。其中，指令流相应于指令提取单元和指令解码单元组所构成的处理流。图中，指令提取单元501从指令超高速缓冲存储器500中读出各个不同的指令流指令。指令解码单元502对本文档来自技高网...

【技术保护点】
同时且独立并行地执行多个指令流的多线程处理器，包括：.指令超高速缓冲存储器暂时存储所述多个指令流的指令；.多个指令提取器与所述多个指令流对应设置、提取来自指令超高速缓冲存储器的指令流的指令；.优先权指 定器指定所述多个指令流的各自的优先权，各优先权与其他指令流的优先权独立，并通过专用指令变更；.指令提取控制器在出现来自２个以上的指令超高速缓冲存储器的有同时指令提取要求的情况下，根据所述优先权指定器的优先权，调解指令 提取要求；所述功能单元的１个接收指示优先权变更的专用指令...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：木村浩三，清原督三，吉冈康介，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]