根据本发明专利技术的一实施例，提供一种用以执行仿真（ｓｉｍｕｌａｔｉｏｎ）的系统和方法。通过在系统中使用并行，该方法将较大问题分解成若干较小分区。执行一系列迭代，直到在这些分区之间交换的波形收敛。引入对强耦合分区的近似预检解算（ｓｏｌｕｔｉｏｎ），以减少收敛所需的迭代数量。在仿真发生之前引入这些近似预检解算。一旦波形收敛，仿真则确定一解算。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及仿真，具体地说，本专利技术涉及对大型复杂系统的精确波形级别的计算机仿真。
技术介绍
利用计算机系统可以执行仿真操作，从而使设计者或开发者能够在将设计投入生产之前对其进行测试。例如，设计者可使用计算机应用程序建立复杂电路。给出特定输入，该应用程序随后可在特定时刻仿真电路的输出。使用该仿真，设计者可易于构造若干电路原型并对其进行测试，而无需实际建立这些电路。仿真通常需要大规模的计算资源。以廉价方式提供这些资源的一个方法是使用并行运行的机器群集。例如，可将若干计算机系统联网到一起共同对单一问题进行解算。并行执行这些仿真的一个难题是如何在这些机器中分配和协调工作。通常使用集成电路增强型仿真程序(SPICE，Simulation Program WithIntegrated Circuit Emphasis)仿真程序或其衍生物来执行电路仿真。这些仿真程序使用称为“正向稀疏(Direct Sparse)”解决方法的数值积分。由于电路已变得较大并且由于信号完整性效应已变得更加重要，因此运行这些仿真要花费惊人的时间。这些仿真通常涉及电路的瞬态特性并且需要解决初始值问题(Initial Value Problem)。图1是利用初始值问题确定仿真解算过程的流程图。过程100可用于使用正向稀疏方法确定较大仿真的给定分区的解算。例如，可将电路仿真分成若干组块，各个组块可由差分代数方程(DAEs，differentialalgebraic equations)表示。根据一实施例，使用改进节点分析(MNA，modified nodal analysis)提供这些DAE。随后可对这些方程进行简化和求解以获得仿真解算。过程100由方块102开始。在方块104中，提供来自设备模型的DAE。例如，DAE的形式可为F(t,y,y·)=0.]]>在方块106中，将后向差分(BackwardDifference)公式应用于DAE以获得有限差分方程。有限差分方程的形式可为F(tn,yn,yn-yn-1hn)=0.]]>这些方程为非线性代数方程。由于非线性方程难以求解并且计算上花费很大，因此在方块108中，执行牛顿-拉弗森(Newton-Raphson，NR)迭代以获得线性代数方程。NR迭代的形式为ynm+1=ynm-(∂Fh∂y′+∂F∂y)-1F(tn,ymn,ymn-yn-1hn).]]>随后在方块110中，可使用线性系统求解程序对形式为Ax＝b的所得线性代数方程进行求解。方块108和110形成一NR回路，可重复该NR回路直到在方块110中线性系统求解程序的解算收敛。在方块112中，确定NR解算是否已收敛。若已收敛，则执行方块114。若解算未收敛，则重复NR回路，并返回到方块108。在方块114中，若存在需处理的更多的时步(time step)，则过程100返回到方块106，且可为新的时间点确定解算。若不存在更多的时步，则该过程结束于方块116。此时，已获得该问题的解算。芯片设计的验证需要以不同输入波形或动态向量来运行许多瞬态仿真。对仿真实施并行可加速仿真。在并行实施中，通信开销以及通过通信使计算同步会产生瓶颈。由于通信开销和同步计算所需要的通信，正向稀疏方法在并行实施中只能提供有限的性能增进。过程100的NR迭代可被并行化。此“方法中的并行”在由整个电路中任何地方的活动(即，变量值的快速变化)所指示的时标处要求整个电路上的通信同步。“系统中的并行”已被提出用于电路仿真。在电路仿真文献中，其亦称为“波形松弛”(waveform relaxation)。此方法允许通过在子电路间交换全部波形而对初始值问题进行并行仿真(瞬时仿真)。但是，在大多数实际电路中，由于强耦合系统中的反馈，所得收敛减速。因此造成的后果是，由于收敛缓慢，并行实施的有益效果降低，由此需要大量的松弛迭代。为了解决此问题，已提出处理局部(在一个终端上加载)和全局(在许多终端和子电路上)强耦合的独立方法。在实践中，或者由于各个分区变得太大导致不能获得计算加载的有效并行化，或者由于通信和同步开销使得该方法不能产生应有的效果。因此，需要一种方法，其可减少执行并行仿真所需的时间并且同时兼顾局部和全局强耦合。
技术实现思路
根据本专利技术的实施例，提供一种用以执行仿真的系统和方法。利用系统中的并行，该方法将较大问题分解成若干较小分区。执行一系列迭代，直到在这些分区之间交换的波形收敛。引入对强耦合分区的近似预检解算以减少收敛所需的迭代数量。在仿真发生之前引入这些近似预检解算。一旦波形收敛，则仿真已确定一解算。附图说明举例说明了本专利技术的一或多个实施例，且非局限于附图中的图式，在附图中，类似的参考符号指示类似的元件 图1是一流程图，说明使用初始值问题来确定仿真解算的过程；图2说明一计算机系统，在该计算机系统上可实施本专利技术的实施例；图3说根据本专利技术一实施例的计算机系统群集；图4是一流程图，描述根据本专利技术一实施例的用以对系统进行分区并执行仿真的过程；图5说明一强耦合多端口非线性电路；图6说明根据本专利技术一实施例的强耦合电路，其包括一近似预检解算；图7说明一分解成若干较小分区的较大分区；图8说明电路700的一个预检器电路，其具有m个近似分区；图9说明对若干不同分区执行仿真的若干处理器；图10说明根据本专利技术一实施例的并行运行的若干处理器；图11说明一用于强耦合电路的预检器，该强耦合电路类似于预检器电路600；图12说明一包括许多独立分区的电路，其类似于电路800；图13说明一展示双向局部耦合的电路；图14说明使用标准高斯-赛德尔(Gauss-Seidel)分解的缓慢收敛；图15说明非线性元件G2的近似；图16说明包括非线性元件G2的分段线性近似的电路；图17是一曲线图，说明电路的加速收敛；图18说明一双二次滤波电路；图19说明使用高斯-赛德尔分解进行分区的电路；图20是一曲线图，展示使用高斯-赛德尔分解的电路仿真的收敛；图21说明根据本专利技术一实施例的来自电路分解的预检器；图22说明根据本专利技术一实施例而分解的电路的收敛；图23A说明一非线性二维网孔(mesh)；图23B和23C说明该网孔的分解图；图24说明一图表，其展示来自电路的全基准仿真和全阶线性近似的瓦状结构的中心节点电压；图25说明近似低阶预检器响应与瓦状结构中心节点电压全基准系统之间的差；图26是一曲线图，其使用以预检器为基础的近似的实施例展示三个迭代之后的仿真电压输出错误。具体实施例方式本专利技术描述了一种用以仿真电子电路和物理N-端口系统的方法和系统。应注意，在此描述中，对“一个实施例”或“一实施例”的引用表示所提及的特点包括在本专利技术的至少一个实施例中。此外，在此描述中，对“一个实施例”或“一实施例”的独立引用非必须引用同一实施例；但是，除非特定陈述或如熟悉此领域的技术人员自该描述所了解，否则这些实施例亦非相互排除。例如，在一个实施例中所描述的特点、结构、作用等也可包括于其它实施例中。因此，本专利技术可包括本说明书所描述的实施例的各种组合和/或结合。根据本专利技术的本文档来自技高网...
【技术保护点】
一种方法，其包括：对一系统进行分区；将分区的近似仿真引入所述系统；以及使用所述近似仿真来仿真所述系统。
【技术特征摘要】
【国外来华专利技术】US 2003-5-22 60/473,047;US 2004-5-21 10/850,7941.一种方法，其包括对一系统进行分区；将分区的近似仿真引入所述系统；以及使用所述近似仿真来仿真所述系统。2.根据权利要求1所述的方法，其还包括产生包括所述近似仿真的预检器。3.根据权利要求1所述的方法，其中所述的对一系统进行分区包括根据所述系统的固有性质识别弱耦合；根据所述弱耦合，将所述系统划分成所述分区。4.根据权利要求1所述的方法，其中所述仿真在所述引入之后发生。5.根据权利要求2所述的方法，其中所述产生一预检器包括从检查表产生一分段线性近似。6.根据权利要求1所述的方法，其中所述的仿真和引入在联网的机器上并行运行。7.一种机器可读媒体，储存有可执行程序代码，当执行所述可执行程序代码时，使一机器执行一种方法，所述方法包括对一系统进行分区；将分区的近似仿真引入所述系统；以及使用所述近似仿真来仿真所述系统。8.根据权利要求7所述的机器可读媒体，其还包括产生包括所述近似仿真的预检器。9.根据权利要求7所述的机器可读媒体，其中所述的对一系统进行分区包...
【专利技术属性】
技术研发人员：桑尼尔C仙，
申请(专利权)人：艾克斯姆系统公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。