【技术实现步骤摘要】
本专利技术涉及集成电路制造。更具体地说，本专利技术涉及使用空间图像(aerial image)强度模型在掩模布局中放置辅助特征(AF)的方法和系统。
技术介绍
近年来通过半导体制造技术的相应进步，已经在半导体集成密度方面取得了显著进步。一种这样的半导体制造技术涉及在掩模布局上放置辅助特征。注意，辅助特征可以是印制的，如超级分辨率(super-resolution)辅助特征，辅助特征也可以是非印制的，如亚分辨率(sub-resolution)辅助特征。在任一种情况下，这些辅助特征都是为了改进打算印制在晶片上的线路的光刻性能。用于放置辅助特征的现有技术使用的是基于规则的方法，在这类方法中，辅助特征是基于特征宽度和间距参数的组合来放置的。遗憾的是，离轴照明的光学特性是复杂的，并需要一组精心设计的辅助特征合成规则。因此，创建和保持一组强健的、保证在任何配置下均良好有效的布局规则是非常困难的。此外，在制造环境中保持规则是非常昂贵的。因此，需要用于将辅助特征放置在掩模布局中，而没有上述问题的方法和装置。
技术实现思路
本专利技术的一个实施例提供了一种系统，该系统确定在布局中用...
【技术保护点】
一种在布局中放置辅助特征的方法，包括： 接收一集成电路的布局； 在该布局中选择一求值点； 利用在所述求值点处的一空间图像的图像强度梯度值，来识别相长干扰节点和相消干扰节点的位置；其中所述空间图像是使用一图像强度模型、所述布局，并通过在所述布局中放置一个或多个代表性辅助特征来计算的；以及 基于所述相长干扰节点和相消干扰节点的位置，在所述布局中放置辅助特征。
【技术特征摘要】
US 2005-1-3 11/028,9801.一种在布局中放置辅助特征的方法，包括接收一集成电路的布局；在该布局中选择一求值点；利用在所述求值点处的一空间图像的图像强度梯度值，来识别相长干扰节点和相消干扰节点的位置；其中所述空间图像是使用一图像强度模型、所述布局，并通过在所述布局中放置一个或多个代表性辅助特征来计算的；以及基于所述相长干扰节点和相消干扰节点的位置，在所述布局中放置辅助特征。2.根据权利要求1所述的方法，其中识别相长干扰节点和相消干扰节点的位置包含在所述布局中选择一候选位置，用于放置代表性辅助特征；以迭代方式执行以下步骤，来识别所述相长干扰节点和相消干扰节点的位置在所述候选位置的附近选择扰动位置，用于放置代表性辅助特征；使用一图像强度模型、所述布局，并通过在所述候选位置和扰动位置处放置代表性辅助特征，来计算空间图像；基于所述空间图像，计算所述求值点处的图像梯度值；且基于所述图像梯度值，更新所述候选位置。3.根据权利要求2所述的方法，其中在所述布局中选择所述候选位置包括在所述空间图像中，识别最接近于所述求值点的相长干扰节点的位置。4.根据权利要求2所述的方法，其中更新所述候选位置包括计算用于放置代表性辅助特征的位置，以使所述求值点处的图像梯度值达到局部极值。5.根据权利要求4所述的方法，其中计算用于放置代表性辅助特征的位置、以使所述求值点处的图像梯度值达到局部极值包括使用所述图像梯度值来构造一插值多项式；和使用该插值多项式来计算用于放置代表性辅助特征的所述位置。6.根据权利要求1所述的方法，其中识别相长干扰节点和相消干扰节点的位置包含确定代表性辅助特征的位置，以使所述求值点处的图像强度梯度值达到局部极值。7.根据权利要求6所述的方法，其中确定代表性辅助特征的位置包括在所述布局中选择扰动位置；基于空间图像，计算所述求值点处的图像强度梯度值；所述空间图像是使用一图像强度模型、所述布局，并通过在所述扰动位置处放置代表性辅助特征来计算的；使用所述图像强度梯度值来构造一插值多项式；和使用该插值多项式来计算所述代表性辅助特征的位置。8.根据权利要求1所述的方法，其中所述辅助特征可以是亚分辨率辅助特征或超级分辨率辅助特征。9.一种存储指令的计算机可读存储介质，当所述指令被计算机执行时，导致该计算机执行一种在布局中放置辅助特征的方法，所述方法包括接收一集成电路布局；在该布局中选择一求值点；利用在所述求值点处的一空间图像的图像强度梯度值，来识别相长干扰节点和相消干扰节点的位置；其中所述空间图像是使用图像强度模型、所述布局，并通过在所述布局中放置一个或多个代表性辅助特征来计算的；以及基于所述相长干扰节点和相消干扰节点的位置，在所述布局中放置辅助特征。10.根据权利要求9所述的计算机可读存储介质，其中识...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。