依照功能规范的有序结构提取制造技术

描述了用于电路设计的结构分析的方法和装置。在一个示例性实施方式中，电路设计的功能规范被接收，其中功能规范基于行为层抽象。此外，用于电路设计的设计准则被接收，其中该设计准则中的每一者基于行为层抽象。此外，针对满足功能规范的设计准则中的一个或多个设计准则来搜索设计准则。在行为层抽象中执行该搜索。满足功能规范的设计准则中的每一者是被识别。

【技术实现步骤摘要】
【国外来华专利技术】
所公开的实施方式涉及电路设计，具体的，涉及电路设计的结构分析。
技术介绍
传统的电路静态分析用于由逻辑合成生成的网络列表。这种电路分析通过遍历由逻辑合成生成的网络列表来尝试识别结构模式。网络列表描述了电子设计的连通性。网络列表通常传达连通性信息并且可以提供实例、网以及可能的一些属性。因为网络列表描述了电子设计的连通性，所以网络列表具有结构上的抽象层。网络列表的主要组成部分为逻辑元素，诸如，触发器和组合门，以及它们的连通性。当前的电路结构分析工具用于由硬件描述语言的代码合成的网络列表。匹配程序的结构模式被手动实施。人们必须为每个结构模式研发匹配算法。这种方法是不灵活的。假定合成器中存在设计变量和差异，则很容易错过或错误地识别一些结构模式。
技术实现思路
描述了一种用于电路设计的结构分析的方法及装置。在一个示例性实施方式中，电路设计的功能规范被接收，其中该功能规范是基于行为层抽象的。此外，用于电路设计的设计准则被接收，其中设计准则中的每一个设计准则是基于行为层抽象的。而且，设计准则被搜索以得到满足功能规范的一个或多个设计准则。在一个实施方式中，该搜索在行为层抽象中执行。在一个实施方式中，满足功能规范的设计准则中的每一个设计准则被存储。附图说明所公开的实施方式以示例的方式但不限于附图所附的图中的方式被示出，其中同样的引用表示类似的元件。图1示出了执行跨时钟域同步器检测的工作流的现有技术方法的进程流图示。图2示出了根据一个实施方式的用于执行依照功能规范的有序结构提取的进程流图示。图3示出了根据一个实施方式的执行具有按照功能规范的有序结构提取的跨时钟域同步器检测的工作流的进行流图示。图4示出了根据一个实施方式的用于信号绑定搜索的示例性伪代码。图5示出了根据一个实施方式的用于Mealy(米利)机细化检查的示例性伪代码。图6示出了根据一个实施方式的用于计算ForwardExp的值的部件的伪代码。图7示出了根据一个实施方式的执行按照功能规范的有序结构提取和使用按照功能规范的有序结构提取进行跨时钟域同步器检测的设备的框图。图8示出了根据一个实施方式的执行按照功能规范的有序结构提取的设备的框图。图9示出了根据一个实施方式的使用按照功能规范的有序结构提取来执行跨时钟域同步器检测的模块的框图。图10示出了配置为与所公开的实施方式一起使用的示例性数据处理系统的框图。具体实施方式本专利技术的实施方式公开了用于通过执行按照功能规范的有序结构提取而执行电路设计的结构分析的改进的方法和装置。在一个实施方式中，通过接收电路设计的功能规范以及该电路设计的多个设计准则来执行结构分析。功能规范被检查以查看该规范是否是可实现的。如果该功能规范是可实现的，则针对该功能规范的Mealy机被创建。此外，相应的Mealy机也被创建以用于每个设计准则。针对功能规范和设计准则的Mealy机是基于行为层抽象的，该行为层抽象描述了电路的行为。对于针对功能规范和设计准则的Mealy机，执行搜索以确定哪个设计准则的Mealy机细化了功能规范的Mealy机。细化功能规范的设计准则被识别。在一个实施方式中，这些设计准则被存储以供以后使用。同时在一个实施方式中，用于功能规范和每一个设计准则的Mealy机被创建，在可替代实施方式中，不同类型的状态机可以被用于功能规范和/或设计准则(Moore(摩尔)机等)。电路结构分析工具可以用于由硬件描述语言的代码合成的网络列表。假定合成器中存在设计变量和差异，则该工具可能可能错过或错误地识别一些结构模式。图1示出了用于执行跨时钟域同步器检测的工作流的进程100的进程流图示。在图1中，进程100开始于在框102接收寄存器传输级(RTL)设计提取。在一个实施方式中，RTL是依据硬件寄存器之间的数字信号(数据)流以及在这些信号上执行的逻辑操作来模拟同步数字电路的设计提取。在该实施方式中，RTL提取被使用在硬件描述语言(HDL)中以创建电路的高层表示，从该高层表示中可以获得较低层表示和最终实际的接线。在框104处，进程100推理硬件。例如以及在一个实施方式中，进程100跟随诸如IEEE 1364.1-2002，1076.6-1999等的行业标准以RTL设计准则运行硬件推理。在框106处，进程100生成网络列表。在一个实施方式中，进程100生成针对RTL设计提取的网络列表。在一个实施方式中，因为网络列表描述了电子设计的连通性，网络列表具有结构上的提取层。在框108处，进程100确定时钟源或域推理。在一个实施方式中，时钟域是设计的一部分，该设计具有以异步于设计中的另一时钟进行操作的时钟，或者与设计中的另一时钟具有可变相位关系。在框110处，进程100提取跨时钟域(CDC)信息。在一个实施方式中，进程100通过识别跨时钟域路径以及将相关的路径链接至群组(如，多路复用同步器的数据路径和控制路径)来提取CDC信息。在框112处，进程100验证CDC。在一个实施方式中，在框118处，进程100使用在行为层中的验证来验证CDC。在一个实施方式中，这种验证使用设计、生成的声明以及用户规定的输入/输出环境限制。在框114处，进程100过滤在框112和118处的用于CDC扰乱的验证结果。在一个实施方式中，进程100分析结果数据库以过滤掉错误的CDC结构性扰乱。错误的CDC结构性扰乱是那些由验证识别的CDC扰乱，但是那并不扰乱电路的真实约束。在一个实施方式中，结果数据库包括用于过滤掉错误的CDC结构性扰乱的用户生成的模板。在框116处，进程100执行错误修理，以将错误的CDC结构性扰乱通过过滤移除。在一个实施方式中，未覆盖的模式可能引起错误的扰乱，并且这可能造成为了调制模式和更新结果数据库而浪费的时间。在图1示出的工作流具有几个缺点。具体地，CDC同步器的结构模式为手工编码。这可能意味着模式匹配程序必须被实施为各种类型的结构模式。此外，未覆盖的模式可能引起错过的或错误的扰乱，而这需要花费时间来通过调试静态验证工具和制作补丁进行更正。此外，该确定并不是独立的。在没有框118的行为层验证的情况下，静态结构分析工具给出局部分析。对于具有完整的静态结构核查的用户来说，静态结构分析工具的使用可能需要附加的技能和处理。此外，静态结构分析工具和行为结果验证方工作在不同的抽象层。结果验证方工作在行为层，而传本文档来自技高网...

【技术保护点】
一种用于电路设计的结构分析方法，该方法包括：接收所述电路设计的功能规范，该功能规范基于行为层抽象；接收用于所述电路设计的多个设计准则，其中所述多个设计准则中的每一者基于行为层抽象；使用电路设计系统，针对满足所述电路设计的所述功能规范的所述多个设计准则中的一个或多个设计准则来对所述多个设计准则进行搜索，其中在所述行为层抽象中执行所述搜索。

【技术特征摘要】
【国外来华专利技术】1.一种用于电路设计的结构分析方法，该方法包括：
接收所述电路设计的功能规范，该功能规范基于行为层抽象；
接收用于所述电路设计的多个设计准则，其中所述多个设计准则中的每
一者基于行为层抽象；
使用电路设计系统，针对满足所述电路设计的所述功能规范的所述多个
设计准则中的一个或多个设计准则来对所述多个设计准则进行搜索，其中在
所述行为层抽象中执行所述搜索。
2.根据权利要求1所述的方法，其中所述行为层抽象描述所述电路设
计的行为。
3.根据权利要求1所述的方法，其中满足所述功能规范的所述一个或
多个设计准则中的每一者是细化所述功能规范的设计准则。
4.根据权利要求1所述的方法，其中所述功能规范是Mealy机，并且
所述多个设计准则中的每一者是Mealy机。
5.根据权利要求4所述的方法，其中满足所述功能规范的所述一个或
多个设计准则中的每一者是具有Mealy机的设计准则，该设计准则细化所述
Mealy机功能规范。
6.根据权利要求1所述的方法，其中所述接收所述功能规范还包括：
确定所述功能规范是否是可实现的；以及
如果所述功能规范是可实现的，则将所述功能规范转换至所述行为层抽
象。
7.根据权利要求6所述的方法，其中当具有获胜策略来加强所述功能
规范的可满足性时，所述功能规范是可实现的。
8.根据权利要求1所述的方法，其中所述接收所述多个设计准则包括：
接收硬件描述语言的硬件设计准则的集合；以及
将所述硬件设计准则的集合中的每一者转换为所述多个设计准则中的
一者。
9.根据权利要求8所述的方法，其中所述硬件设计准则的集合中的每
一者为寄存器传送级设计准则。
10.根据权利要求1所述的方法，其中所述功能规范包括用于输入和输
出的接口、在输入端上的假定性能以及在输出端上的保证性能。
11.根据权利要求1所述的方法，其中所述功能规范定义时钟域同步器。
12.根据权利要求11所述的方法，其中所述功能规范描述所述义时钟
域同步器的接口信号和行为性能。
13.根据权利要求11所述的方法，该方法还包括：
从所述多个设计准则中提取时钟域信息。
14.根据权利要求11所述的方法，其中所述搜索包括：
搜索细化所述跨时钟域同步器的功能规范的所述多个设计准则中的一
...

【专利技术属性】
技术研发人员：金乃咏，梁虹，
申请(专利权)人：新思公司，
类型：发明
国别省市：美国;US