具有重放机制的微处理器、计算机系统以及方法技术方案

一种微处理器（１００）可包括配置成发出操作的调度器（１１８）及配置成执行由该调度器（１１８）所发出的内存操作的加载存储单元（１２６Ｃ）。加载存储单元（１２６Ｃ）配置成存储信息，该信息识别发出至加载存储单元（１２６Ｃ）的内存操作。响应检测到对于所发出的其中一个内存操作的不正确数据推测，加载存储单元（１２６Ｃ）配置成通过提供指示给调度器（１１８）而重放至少一个所发出的内存操作。调度器（１１８）配置成响应性地重新发出由加载存储单元（１２６Ｃ）所识别的内存操作。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及微处理器领域，尤其涉及在微处理器内进行数据推测(data speculation)。
技术介绍
超标量微处理器通过同时执行多指令及通过使用符合本身设计的最短的可能时钟周期而达到高性能。然而，指令间的数据及控制流相关性(data and control flow dependencies)可能限制有多少指令可以在特定的时间发出。结果，某些微处理器支持推测执行以达到额外的性能增益。其中一种类型的推测为控制流推测。控制流推测预测程序控制将要进行的方向。例如，可以使用分支预测以预测是否将采用分支。可用的分支预测有很多类型，从每次都单纯地做出相同预测的方法至在程序中维持先前分支的复杂历史(histories)以作出基于历史的预测的方法。分支预测可以通过硬件最优化、编译器最优化或两者都使用而变得容易。基于分支预测机制所提供的预测，可以推测地取回及执行指令。当最终评估了分支指令时，可以检验该分支预测。若该预测是不正确的，就可撤消基于该不正确预测而推测执行的任何指令。另一种类型的推测为数据推测，该数据推测预测数据值。所提出的数据推测类型包括推测地产生用于内存操作的地址及推测地产生用本文档来自技高网...

【技术保护点】
一种微处理器（１００），包括：调度器（１１８），配置成发出操作；以及加载存储单元（１２６Ｃ），连结成接收由所述调度器（１１８）所发出的内存操作及配置成执行所述内存操作；其中所述加载存储单元（１２６Ｃ）配置成存储信息， 而所述信息识别发出至所述加载存储单元（１２６Ｃ）的多个内存操作，其中响应检测到对于所述多个内存操作的其中一个操作的不正确数据推测，所述加载存储单元（１２６Ｃ）配置成提供重放指示给所述调度器（１１８），指示着应该重新发出所述加载存储单元（１２６Ｃ）内所述多个内存操作的至少其中一个操作；其中所述调度器（１１８）配置成响应来自加载存储单元（...

【技术特征摘要】
【国外来华专利技术】US 2003-6-10 10/458,4571.一种微处理器(100)，包括调度器(118)，配置成发出操作；以及加载存储单元(126C)，连结成接收由所述调度器(118)所发出的内存操作及配置成执行所述内存操作；其中所述加载存储单元(126C)配置成存储信息，而所述信息识别发出至所述加载存储单元(126C)的多个内存操作，其中响应检测到对于所述多个内存操作的其中一个操作的不正确数据推测，所述加载存储单元(126C)配置成提供重放指示给所述调度器(118)，指示着应该重新发出所述加载存储单元(126C)内所述多个内存操作的至少其中一个操作；其中所述调度器(118)配置成响应来自加载存储单元(126)的所述指示而重新发出所述多个内存操作的至少其中一个操作。2.如权利要求1所述的微处理器(100)，其中所述加载存储单元(126C)配置成通过识别所述多个内存操作的每一个操作具有地址匹配所述多个内存操作的其中一个操作的地址而产生所述重放指示。3.如权利要求1所述的微处理器(100)，其中所述加载存储单元(126C)配置成通过识别所述多个内存操作的每一个操作具有地址匹配所述多个内存操作的其中一个操作的地址推测值或是匹配所述多个内存操作的其中一个操作的地址新值，而产生所述重放指示。4.如权利要求1所述的微处理器(100)，其中所述加载存储单元(126C)配置成通过识别所述多个内存操作的每一个操作为加载操作并且具有地址匹配所述多个内存操作的其中一个操作的地址，而产生所述重放指示。5.如权利要求1所述的微处理器(100)，其中所述加载存储单元(126C)配置成追踪包括在所述多个内存操作中的哪些加载操作已从存储操作转发数据；并且其中如果检测到存储操作的地址被不正确地推测，则所述加载存储单元(126C)配置成通过识别从所述存储操作转发数据的加载操作的任何较新操作，而产生所述重放指示。6.一种...

【专利技术属性】
技术研发人员：MA菲利波，JK皮克特，BT桑德尔，RS戈帕尔，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]