【技术实现步骤摘要】
本专利技术涉及GPIO技术，特别是涉及一种具有安全机制的GPIO IP核。
技术介绍
General Purpose Input Output (通用输入 / 输出)，简称为 GPI0。目前一般把GPIO用来作为CPU外围设备的控制端口或者通过模拟I2C和SPI通信接口实现CPU与外界的通信。AMBA总线是由ARM公司提出的一种高级微控制器总线体系，其规范定义了在设计高性能嵌入式微控制器时的一种片上通信标准。根据AMBA标准定义了三种不同的总线高级高性能总线(AHB)、高级系统总线(ASB)、高级外设总线(APB)。系统内部的通信一般采用AHB总线。APB作为主总线高性能通道的二级总线，是用于低功耗外设的，其提供了基本外设宏单元之间的通信接口，APB总线是通过APB桥与内部高级系统总线实现通信。通常，外设可以通过连接在APB总线上的GPIO接口与CPU进行通信。信息技术的发展对于信息安全的要求越来越高，需要保证的信息安全的领域也越来越广泛。其中上述的GPIO接口的通信就存在安全问题。
技术实现思路
基于此，有必要提供一种具有安全机制的GPIO IP核，其解决GPIO...
【技术保护点】
一种具有安全机制的GPIO?IP核，其特征在于，包括GPIO输入输出逻辑模块，与APB桥连接，从APB桥接收配置信息，配置完成后至少完成输入输出数据的功能；加密模组，接收来自APB桥的明文数据，加密后传输给所述GPIO输入输出逻辑模块；解密模组，接收来自所述GPIO输入输出逻辑模块的密文数据，解密后传输给所述APB桥。
【技术特征摘要】
1.一种具有安全机制的GPIO IP核，其特征在于，包括 GPIO输入输出逻辑模块，与APB桥连接，从APB桥接收配置信息，配置完成后至少完成输入输出数据的功能； 加密模组，接收来自APB桥的明文数据，加密后传输给所述GPIO输入输出逻辑模块； 解密模组，接收来自所述GPIO输入输出逻辑模块的密文数据，解密后传输给所述APB桥。2.根据权利要求1所述的具有安全机制的GPIOIP核，其特征在于，所述GPIO输入输出逻辑模块包括: 寄存器组，可接收所述配置信息，将所述GPIO输入输出逻辑模块配置为输入端口或输出端口 ； 输入输出选择单元，与所述寄存器组连接，根据寄存器组的配置状态输入或输出数据。3.根据权利要求2所述的具有安全机制的GPIOIP核，其特征在于，所述寄存器组还可以被配置为测试状态，所述GPIO输入输出逻辑模块还包括: 硬件控制单元:通过配置寄存器为测试状态处于自我检测状态，并接收外部输入的测试向量。4.根据权利要求2所述的具有安全机制的GPIOIP核，其特征在于，所述寄存器组还可以被配置为中断检测状态，所述GPIO输入输出逻辑模块还包括: 中断检测单元，与所述寄存器组连接，根据寄存器组的中断检测状态检测来自外部设备的中断请求。5.根据权利要求2至4任一项所述的具有安全机制的GPIOIP核，其特征在于，所述加密模组包括依次连接的第一明文寄存器、加密模块以及第一密文寄存器，所述第一明文寄存器接收来自APB桥的明文数据，所述明文数据经加密模块加密后存储于所述第一密文寄存器；所述第一密文寄存器与GPIO输入输出逻辑模块连接。6.根据权利要求5所述的具有安...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。