具有安全机制的GPIO IP核制造技术

本发明专利技术公开一种具有安全机制的GPIO?IP核，包括GPIO输入输出逻辑模块，与APB桥连接，从APB桥接收配置信息，配置完成后至少完成输入输出数据的功能；加密模组，接收来自APB桥的明文数据，加密后传输给所述GPIO输入输出逻辑模块；解密模组，接收来自所述GPIO输入输出逻辑模块的密文数据，解密后传输给所述APB桥。上述GPIO?IP核通过对经GPIO的数据进行加解密，保证GPIO接口的数据通信安全。

【技术实现步骤摘要】

本专利技术涉及GPIO技术，特别是涉及一种具有安全机制的GPIO IP核。
技术介绍
General Purpose Input Output (通用输入 / 输出)，简称为 GPI0。目前一般把GPIO用来作为CPU外围设备的控制端口或者通过模拟I2C和SPI通信接口实现CPU与外界的通信。AMBA总线是由ARM公司提出的一种高级微控制器总线体系，其规范定义了在设计高性能嵌入式微控制器时的一种片上通信标准。根据AMBA标准定义了三种不同的总线高级高性能总线(AHB)、高级系统总线(ASB)、高级外设总线(APB)。系统内部的通信一般采用AHB总线。APB作为主总线高性能通道的二级总线，是用于低功耗外设的，其提供了基本外设宏单元之间的通信接口，APB总线是通过APB桥与内部高级系统总线实现通信。通常，外设可以通过连接在APB总线上的GPIO接口与CPU进行通信。信息技术的发展对于信息安全的要求越来越高，需要保证的信息安全的领域也越来越广泛。其中上述的GPIO接口的通信就存在安全问题。
技术实现思路
基于此，有必要提供一种具有安全机制的GPIO IP核，其解决GPIO接口存在的通信安全问题。一种具有安全机制的GPIO IP核，包括GPIO输入输出逻辑模块，与APB桥连接，从APB桥接收配置信息，配置完成后至少完成输入输出数据的功能；加密模组，接收来自APB桥的明文数据，加密后传输给所述GPIO输入输出逻辑模块；解密模组，接收来自所述GPIO输入输出逻辑模块的密文数据，解密后传输给所述APB 桥。在其中一个实施例中，所述GPIO输入输出逻辑模块包括寄存器组，可接收所述配置信息，将所述GPIO输入输出逻辑模块配置为输入端口或输出端口；输入输出选择单元，与所述寄存器组连接，根据寄存器组的配置状态输入或输出数据。在其中一个实施例中，所述寄存器组还可以被配置为测试状态，所述GPIO输入输出逻辑模块还包括硬件控制单元通过配置寄存器为测试状态处于自我检测状态，并接收外部输入的测试向量。在其中一个实施例中，所述寄存器组还可以被配置为中断检测状态，所述GPIO输入输出逻辑模块还包括中断检测单元，与所述寄存器组连接，根据寄存器组的中断检测状态检测来自外部设备的中断请求。在其中一个实施例中，其特征在于，所述加密模组包括依次连接的第一明文寄存器、加密模块以及第一密文寄存器，所述第一明文寄存器接收来自APB桥的明文数据，所述明文数据经加密模块加密后存储于所述第一密文寄存器；所述第一密文寄存器与GPIO输入输出逻辑模块连接。在其中一个实施例中，所述加密模块包括初始化序列单元，用于对明文进行矩阵排列；轮变换单元，用于接收子密钥和初始化后的明文完成轮变换；结束序列单元，用于将加密好的密文输出；密钥扩展单元，用于产生所述子密钥；控制逻辑单元，控制所述初始化序列单元、轮变换单元、结束序列单元以及密钥扩展单元协同工作以完成整个加密过程。在其中一个实施例中，所述解密模组包括依次连接的第二明文寄存器、解密模块以及第二密文寄存器，所述第二密文寄存器接收来自GPIO输入输出逻辑模块的密文数据，所述密文数据经解密模块解密后存储于所述第二明文寄存器；所述第二明文寄存器与APB桥连接。在其中一个实施例中，所述解密模块包括初始化序列单元，用于对密文进行矩阵排列；密钥扩展单元，用于产生子密钥；密钥翻转缓冲单元，用于接收子密钥，然后将子密钥按照相反是顺序提供给轮变换模块；轮变换单元，用于依照所述密钥翻转缓冲模块提供的子密钥和初始化后的密文完成轮变换；结束序列单元，用于将解密后的明文输出；控制逻辑单元，用于控制所述初始化序列单元、轮变换单元、结束序列单元、密钥扩展单元以及密钥翻转缓冲单元协同工作以完成整个解密过程。在其中一个实施例中，所述加密模块为AES加密模块，所述解密模块为AES解密模块。在其中一个实施例中，所述第一明文寄存器和第二密文寄存器为128位、192位或256 位。上述具有安全机制的GPIO IP核通过对经GPIO的数据进行加解密，保证GPIO接口的数据通信安全。附图说明图1为一种片上系统的模块结构图；图2为一实施例的GPIO IP核的模块结构图3为图2所示实施例的GPIO输入输出逻辑模块结构图；图4为图2所示实施例的加密模块结构图； 图5为图2所示实施例的解密模块结构图。具体实施例方式如图1所示，为一种片上系统的模块结构图。该片上系统包括本实施例的一种具有安全机制的GPIO IP核10。该具有安全机制的GPIO IP核10连接在APB桥上，通过APB桥与CPU之间传送数据。如图2所示，为一实施例的GPIO IP核的模块结构图。该GPIO IP核10包括GPIO输入输出逻辑模块100、加密模组200以及解密模组300。其中GPIO输入输出逻辑模块100与APB桥连接，从APB桥接收配置信息，配置完成后至少完成输入输出数据的功能。加密模组200接收来自APB桥的数据，加密后传输给GPIO输入输出逻辑模块100。解密模组300接收来自GPIO输入输出逻辑模块100的密文，解密后传输给所述APB桥。这样，通过GPIO传输的数据均被加密，从而可以防止被窃取，具备一定程度的安全性。如图3所不，GPIO输入输出逻辑模块100包括寄存器组110和输入输出选择单兀120。寄存器组100可接受来自CPU的配置信息，被配置成不同的状态，从而能够完成输入或输出数据的功能。GPIO接口最普通的功能即能作为输入接口或输出接口。输入输出选择单元120与寄存器组110连接，根据寄存器组110的状态，也即寄存器组110输出的控制信号，就可以形成输入接口或输出接口，进而完成输入或输出数据的功能。进一步地，寄存器组110还可以被配置为测试状态，GPIO输入输出逻辑模块100还包括硬件控制单元130。硬件控制单元130与寄存器组110连接，根据寄存器组110被配置的测试状态而处于自我检测状态，并接收外部输入的测试向量。由外部输入测试向量来实现其自我检测功能。进一步地，寄存器组110还可以被配置为中断检测状态，GPIO输入输出逻辑模块110还包括中断检测单元140。中断检测单元140与寄存器组110连接，根据寄存器组110的所处的中断检测状态检测来自外部设备的中断请求。如图2所示，加密模组200包括依次连接的第一明文寄存器210、加密模块220以及第一密文寄存器230。第一明文寄存器210接收来自APB桥的明文数据，所述明文数据经加密模块220加密后存储于第一密文寄存器230。第一密文寄存器230与GPIO输入输出逻辑模块100连接，向GPIO输入输出逻辑模块100。第一明文寄存器为128位、192位或256位。如图4所示，加密模块220为AES加密模块，包括初始化序列单元221、轮变换单元222、结束序列单元223、密钥扩展单元224和控制逻辑单元225。初始化序列单元221用于对明文进行矩阵排列。轮变换单元222用于接收子密钥和初始化后的明文完成轮变换。结束序列单元223用于将加密好的密文输出。密钥扩展单元224用于产生所述子密钥。控制逻辑单元225控制初始化序列单元221、轮变换单元222、结束序列单元223以及密钥扩展单元224协同工作以完成整个加密过程。控制逻辑模块22本文档来自技高网...

【技术保护点】
一种具有安全机制的GPIO?IP核，其特征在于，包括GPIO输入输出逻辑模块，与APB桥连接，从APB桥接收配置信息，配置完成后至少完成输入输出数据的功能；加密模组，接收来自APB桥的明文数据，加密后传输给所述GPIO输入输出逻辑模块；解密模组，接收来自所述GPIO输入输出逻辑模块的密文数据，解密后传输给所述APB桥。

【技术特征摘要】
1.一种具有安全机制的GPIO IP核，其特征在于，包括 GPIO输入输出逻辑模块，与APB桥连接，从APB桥接收配置信息，配置完成后至少完成输入输出数据的功能； 加密模组，接收来自APB桥的明文数据，加密后传输给所述GPIO输入输出逻辑模块； 解密模组，接收来自所述GPIO输入输出逻辑模块的密文数据，解密后传输给所述APB桥。2.根据权利要求1所述的具有安全机制的GPIOIP核，其特征在于，所述GPIO输入输出逻辑模块包括: 寄存器组，可接收所述配置信息，将所述GPIO输入输出逻辑模块配置为输入端口或输出端口 ； 输入输出选择单元，与所述寄存器组连接，根据寄存器组的配置状态输入或输出数据。3.根据权利要求2所述的具有安全机制的GPIOIP核，其特征在于，所述寄存器组还可以被配置为测试状态，所述GPIO输入输出逻辑模块还包括: 硬件控制单元:通过配置寄存器为测试状态处于自我检测状态，并接收外部输入的测试向量。4.根据权利要求2所述的具有安全机制的GPIOIP核，其特征在于，所述寄存器组还可以被配置为中断检测状态，所述GPIO输入输出逻辑模块还包括: 中断检测单元，与所述寄存器组连接，根据寄存器组的中断检测状态检测来自外部设备的中断请求。5.根据权利要求2至4任一项所述的具有安全机制的GPIOIP核，其特征在于，所述加密模组包括依次连接的第一明文寄存器、加密模块以及第一密文寄存器，所述第一明文寄存器接收来自APB桥的明文数据，所述明文数据经加密模块加密后存储于所述第一密文寄存器；所述第一密文寄存器与GPIO输入输出逻辑模块连接。6.根据权利要求5所述的具有安...

【专利技术属性】
技术研发人员：聂泽东，胡必祥，
申请(专利权)人：深圳先进技术研究院，
类型：发明
国别省市：