一种模拟电路数据阵列描述方法技术

本发明专利技术涉及模拟电路设计自动化技术领域，提出一种模拟电路数据阵列描述方法。１）经验总结出１６个子电路，并用拓扑性质数据阵列，拓扑结构数据阵列和拓扑端口数据阵列分别描述每个子电路的器件性质、拓扑连接关系和子电路端口性质；２）描述模拟电路时，参照上述１６个子电路，将模拟电路包含的器件划分成若干电路模块；３）该发明专利技术应用于运放电路拓扑自动生成设计时，参照１６个子电路的拓扑端口数据阵列描述的子电路端口性质和拓扑性质数据阵列描述的子电路器件性质，通过对拓扑结构数据阵列的编辑，实现运放电路拓扑的自动生成。本发明专利技术能描述绝大多数模拟电路，适用范围广泛。

【技术实现步骤摘要】

本专利技术涉及模拟电路设计自动化
，提出。
技术介绍
模拟电路设计周期长，并要求设计者具备足够的电路基础知识和丰富的模拟电路设计经验的特点，成为模拟电路设计发展的障碍。而解决这些障碍的方法之一就是实现模拟电路的自动综合。随之而来的另一个问题就是在模拟电路自动综合中，如何描述模拟电路。已有电路自动综合算法中，利用遗传算法进行模拟电路自动综合设计时，采用线性数列描述模拟电路；利用神经网络实现模拟电路自动综合设计时，通过代表模拟电路中的器件的神经元之间的连接描述模拟电路。这些描述模拟电路的方法在实现多端器件(例如晶体管)的连接问题时，只能将多端器件简化为两端器件处理，从而难以设计复杂的电路结构，以满足用户对电路的高性能要求。
技术实现思路
本专利技术的目的在于，提出一种简单易行的模拟电路描述方法，能描述绝大多数模拟电路，并且能够实现电路拓扑自动生成。这里提出，能够便利的描述模拟电路；该电路描述方法应用在运放电路自动综合设计中，协同提出的电路设计规则，能便利的解决多端器件的连接问题，并在不生成无效电路结构的前提下，确保电路设计过程闭合，能生成出高质量的电路结构，并且能将生成的电路拓扑结构快捷的转化为网表形式输出。本专利技术是。该电路描述方法的基础是附表a所示的经验子电路集合。通过对大量模拟运放电路的研究总结，归纳提取出16个经验子电路，如附表a所示(表中晶体管以mos晶体管为例，同理可以应用于双极晶体管)，表中每个子电路分别用拓扑性质数据阵列、拓扑结构数据阵列和拓扑端口数据阵列进行描述。拓扑性质数据阵列用矩阵形式描述子电路所包含器件的编号，类型(如果该器件为晶体管器件，还包含每个晶体管器件的长度、宽度比例系数。如果长度、宽度比例系数等于0，例如ga输出级子电路、vf输出级子电路和ga/vf输出级子电路，表示该比例系数无效。)，其数据阵列描述语法如表1所示。其中，器件编号为互异的正整数。器件类型码取值为{0，1，2，3，4，5，6}，分别对应{0→n沟道晶体管器件，1→p沟道晶体管器件，2→电容，3→电阻，4→二极管，5→独立电压源，6→独立电流源}。拓扑结构数据阵列描述子电路拓扑连接情况，数据阵列描述语法如表1所示。1～15子电路都包含晶体管器件，在描述电路时，可将晶体管器件作为四端器件或三端器件(衬底与源极相连)处理，分别用4×1矩阵或3×1矩阵表示；在运放电路自动综合设计中，将晶体管器件作为三端器件(衬底与源极相连)处理，用3×1矩阵表示。第16子电路为两端器件子电路，拓扑结构数据阵列用2×1矩阵表示。描述电容(或者电阻)时，矩阵每行元素代表该器件的一个端口；描述二极管(或者独立电源)时，矩阵的第一行元素代表正向电压端(或者电流流入端)，第二行元素代表负向电压端(或者电流流出端)。拓扑端口数据阵列描述子电路的端口性质。1～15子电路拓扑端口性质通过表2中给出的16种端口类型进行描述。1～15子电路拓扑端口数据阵列的格式是根据从上到下，从左到右的顺序依次描述子电路中的每个晶体管器件，并且拓扑端口数据阵列的每行描述子电路一个端口(不包括晶体管的衬底)的性质。其中p/n沟道晶体管有源电阻子电路分别包括两个拓扑端口数据阵列，第一个端口数据阵列描述该子电路作为有源电阻时的端口性质，第二个端口数据阵列描述该子电路与其它子电路组成偏置电路时的端口性质。第16子电路为两端器件子电路，没有端口性质描述，端口性质数据阵列为0。本专利技术在应用于运放电路拓扑生成时，使用的拓扑设计规则有如下八点1.进行拓扑设计之前，对用户提出的性能要求进行性能分析，以电路性能要求驱动拓扑设计方向的选择。运放电路的设计方向共九种，由运放电路输入级、中间级和输出级的结构决定，如表3所示。其中GA(general amplifier)代表共源放大电路；CF(current follower)代表共栅电路；VF(voltage amplifier)代表共漏电路。表3中编号1、2所示设计方向生成两级运放，编号3～8所示设计方向生成三级运放，编号9所示设计方向可生成多级运放。根据用户提出的电路性能要求，从增益、带宽、噪声、转换速度、电源电压、输出电压范围、负载驱动能力七个方面计算表3中每种运放拓扑设计方向对用户要求的适合度，选择适合度最高的运放输入级、中间级、输出级结构作为电路拓扑生成方向。拓扑适合度的计算公式如下Fi=Σj=17φj(i=1,2,2,...9),]]>其中φj=0fj≤fsminj0.1×(fj-fsminjfsmaxj-fsminj)2+0.9×(fj-fsminjfsmaxj-fsminj)fsminj<fj<fsmaxj1fj≥fsmaxj---(1)]]>Fi代表每种运放结构类型的适合程度，φj代表第j个性能要求的苛刻程度，性能要求越高，φj越接近1。fsminj和fsmaxj分别为第j个性能要求的最小值和最大值，fj为用户定义的第j个性能要求数值。2.如图2所示，按电路设计方向的指示，依运放输入级、中间级、输出级、电流源/电路阱、有源电阻的顺序生成电路。依照从输入级到有源电阻的顺序，生成的常规运放拓扑结构如图4所示。但在设计过程中，只有电路的输入级是必须存在的，其它各部分的设计可以根据采用的设计方向进行取舍。例如图6所示的电路只包含输入级、中间级、电流源、电流阱和有源电阻，是一个简单的两级运放电路。每级运放的拓扑设计流程图如图3所示。首先在可选子电路范围内适当选择若干子电路，并为本级运放拓扑连接电流源/电流阱子电路。然后连接该级运放的输入/输出端口，其中输入端口为上一级运放的输出端口(或者整个运放电路的输入端口)，输出端口将作为下一级运放的输入端口(或者整个运放电路的输出端口)。之后连接处理本级运放所包含子电路的全部“直接处理”和部分“后续处理”类型端口，并且将剩余“后续处理”类型端口存入相应的待处理端口数据阵列TXXX等待后续处理。3.设计电路输入级、中间级、输出级、电路源/阱、有源电阻各部分电路时，遵守可选择子电路范围。参见图3。电路输入级设计可以选择的子电路是p沟道晶体管差分对和n沟道晶体管差分对；电路中间级设计可以选择的子电路是电流源a、电流源c、电流阱a、电流阱c以及n沟道晶体管和p沟道晶体管；电路输出级设计可以选择的子电路是ga输出级、vf输出级、vf/ga输出级、电流源a、电流阱a以及n沟道晶体管和p沟道晶体管；电路电流源设计可以选择的子电路是电流源a、b和c子电路，以及n沟道晶体管和p沟道晶体管；电路电流阱设计可以选择的子电路是电流阱a、b和c子电路，以及n沟道晶体管和p沟道晶体管；电路有源电阻设计可以选择的子电路是p沟道晶体管有源电阻和n沟道晶体管有源电阻。4.子电路的选择规则是在遵守子电路选择范围规定的同时，如果可以选择n/p沟道晶体管子电路或者1～13子电路时，以大的概率选择1～13子电路中的一个，以便更好的利用成功电路设计经验，快速准确的实现电路设计。5.子电路端口的连接类型分为直接处理和后续处理两种。子电路的端口数据阵列描本文档来自技高网...

【技术保护点】
一种模拟电路的数据阵列电路描述方法，包括：用数据阵列描述模拟电路；该电路描述方法协同电路生成规则可以实现运放电路拓扑结构的自动生成，能便利的解决多端器件的连接问题，并能在不生成无效电路的前提下，确保整个设计过程闭合，最终生成出高质量运放电路拓扑结构，并且以网表形式输出设计的电路拓扑结构，其特征在于：　　　　（１）描述模拟电路的步骤如下：　　　　１）．参照１６个子电路，将模拟电路划分为电路模块，每个电路模块和某个子电路拓扑结构相同；　　　　２）．电路模块套用对应子电路的拓扑性质数据阵列和拓扑结构数据阵列，生成自身拓扑性质数据阵列和拓扑结构数据阵列；　　　　（２）实现运放电路拓扑结构自动生成的步骤如下：　　　　１）．拓扑形成控制器根据用户要求，选择运放电路设计方向；　　　　２）．拓扑形成控制器利用拓扑形成规则和１６个经典子电路，依次设计运放电路的输入级、中间级和输出级；　　　　３）．每级运放的设计步骤是首先在可选范围内选择适当子电路，再连接每级电路的电流源／电流阱，并处理每级电路的输入／输出端口，然后根据子电路的端口性质数据阵列连接子电路端口，并将未连接的端口保存到对应待处理端口数据矩阵ＴＸＸＸ，等待后期处理；　　　　４）．拓扑形成控制器处理电路生成过程中所有的悬空端口，使生成的电路闭合。...

【技术特征摘要】
1.一种模拟电路的数据阵列电路描述方法，包括用数据阵列描述模拟电路；该电路描述方法协同电路生成规则可以实现运放电路拓扑结构的自动生成，能便利的解决多端器件的连接问题，并能在不生成无效电路的前提下，确保整个设计过程闭合，最终生成出高质量运放电路拓扑结构，并且以网表形式输出设计的电路拓扑结构，其特征在于(1)描述模拟电路的步骤如下1).参照16个子电路，将模拟电路划分为电路模块，每个电路模块和某个子电路拓扑结构相同；2).电路模块套用对应子电路的拓扑性质数据阵列和拓扑结构数据阵列，生成自身拓扑性质数据阵列和拓扑结构数据阵列；(2)实现运放电路拓扑结构自动生成的步骤如下1).拓扑形成控制器根据用户要求，选择运放电路设计方向；2).拓扑形成控制器利用拓扑形成规则和16个经典子电路，依次设计运放电路的输入级、中间级和输出级；3).每级运放的设计步骤是首先在可选范围内选择适当子电路，再连接每级电路的电流源/...

【专利技术属性】
技术研发人员：高雪莲，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：11[中国|北京]