一种可调式终端电阻装置，设置于集成电路芯片内，该集成电路芯片具有带间隙参考电压源模块，而该可调式终端电阻装置包含参考电阻、电流镜电路、校正用晶体管电阻阵列、数字码产生器、比较器、决定与锁存电路以及一终端电阻。该带间隙参考电压源模块产生的内部电流通过该参考电阻将产生参考电压值。电流镜电路利用该带间隙参考电压源模块产生的外部电流为其参考电流而产生预设倍数的镜射电流。校正用晶体管电阻阵列电连接于该电流镜电路。数字码产生器电连接至该校正用晶体管电阻阵列。比较器其两输入端分别电连接至该参考电阻以及该校正用晶体管电阻阵列。决定与锁存电路电连接于该比较器与该数字码产生器。终端电阻电连接于该决定与锁存电路值。
【技术实现步骤摘要】
本专利技术涉及一种可调式终端电阻装置，特别是涉及设置于一集成电路芯片中的可调式终端电阻装置。
技术介绍
随着个人计算机数据处理速度的增加，应用于其上的各式总线传输系统，例如通用串行总线(USB)、快速周边组件连接接口总线(PCI Express)以及序列式进阶技术附加总线(Seria Advanced Technology Attachment，SATA)等的传输速度也随之增加，因此设置于该传输系统上的高速收发器(high speed transceiver)中，便需要终端电阻(termination resistor)来实现传输线(transmission line)的阻抗匹配，用以避免因阻抗不匹配所导致的回输损耗(Return Loss)，进而降低传输信号的失真。传统上，设置于芯片外(off-chip)的终端电阻便可符合收发器(transceiver)的要求，但却无法符合降低成本与系统单芯片(SoC)趋势的要求。有鉴于此，设置于芯片内(on-chip)的终端电阻便被发展出来。请参见图1，其是利用模拟式调整方法来完成的一芯片内终端电阻(on-chip termination resistor)的电路示意图，其主要是在芯片1内设置一金属氧化物半导体晶体管10来当成一电阻，再通过一运算放大器11与一分压器12的作用，进而让下列式(1)成立，所以当外挂电阻Rext为100欧姆时，金属氧化物半导体晶体管10两端的电阻Rmos便会维持在50欧姆。Rext/Rmos＝2R/R式(1)但是因为跨于该金属氧化物半导体晶体管10的源极与漏极间的电压Vds会随收发器进行数据传送操作时产生变动，使得金属氧化物半导体晶体管10两端的电阻Rmos也会产生变动而表现的不够线性，另外，本方法还是需要于芯片外设置一外部电阻Rext来当作参考电阻，所以还是会增加成本。于是另一种方式被研发出来，请参见图2，其是利用数字式调整方法来完成的芯片内终端电阻的电路示意图，其主要是在芯片2内设置一晶体管电阻阵列(Transistor-R Array)20、一内部电流源21、一参考电压源Vref、低通滤波器220、221、一比较器22、一数字码产生器23以及一缓存器24。由于晶体管电阻阵列20是随数字码产生器23所产生并输入至该缓存器24中的数字码来改变其阻值R，因此内部电流源21所输出的定电流I流经晶体管电阻阵列20所产生的电压值V＝I*R将随数字码的改变而变化。因此当系统开机进行自我测试时，数字码产生器23便可由小到大依序产生出数字码至缓存器24，使得跨于晶体管电阻阵列20上的电压V也会由小逐渐变大，直到经过低通滤波器220、221作用后输入比较器22的两输入端的电压值相同，即V＝Vref时，数字码产生器23便停止变化，而缓存器24此时所存放的数字码便代表一理想的阻值。然后系统便可利用此缓存器24内的数字码来控制系统上其它晶体管电阻阵列(图中未示出)以调整出适当的阻值。但是上述技术手段需要一个准确的参考电压源Vref以及稳定的内部电流源21，但一般电路中内部电流源21的变异(variation)约为+/-25～+/-30％，而这个变异将会反应在晶体管电阻阵列20的阻值上，所以所得的阻值就有+/-25％～+/-30的变异，而且在现在提倡低功率消耗的设计趋势之下，内部电流源21消耗的电流将使其功率消耗大大增加。因此，如何研发出有效改善上述现有机制缺失的技术手段，为本专利技术的主要目的。
技术实现思路
本专利技术为一种可调式终端电阻装置，设置于一集成电路芯片内，该集成电路芯片具有一带间隙参考电压源模块，而该可调式终端电阻装置包含一参考电阻、一电流镜电路、一校正用晶体管电阻阵列、一数字码产生器、一比较器、一决定与锁存电路以及一终端电阻。该带间隙参考电压源模块产生的一内部电流通过该参考电阻将产生一参考电压值。电流镜电路利用该带间隙参考电压源模块产生的一外部电流为其参考电流而产生一预设倍数的镜射电流。校正用晶体管电阻阵列电连接于该电流镜电路，其是供该镜射电流通过而产生一比较电压值。数字码产生器电连接至该校正用晶体管电阻阵列，其产生一数字码输出至该晶体管电阻阵列，用以决定该校正用晶体管电阻阵列的电阻值。比较器其两输入端分别电连接至该参考电阻以及该校正用晶体管电阻阵列，当该比较电压值由小于该参考电压值转变成大于该参考电压值时，其输出端电压电平将由一第一状态切换至一第二状态。决定与锁存电路电连接于该比较器与该数字码产生器，其根据该比较器的输出端电压电平由该第一状态切换至该第二状态的变化，而储存该数字码产生器当时输出的一目标数字码并加以输出。终端电阻电连接于该决定与锁存电路，其是由多个晶体管电阻阵列并联完成，所述晶体管电阻阵列皆根据该决定与锁存电路输出的该目标数字码而调整其电阻值。附图说明图1为现有技术中利用模拟式调整方法来完成的一芯片内终端电阻的电路示意图。图2为现有技术中利用数字式调整方法来完成的芯片内终端电阻的电路示意图。图3为本专利技术为改善上述现有技术手段所发展出来的阻抗调整电路的功能方块示意图。附图符号说明1 芯片10 金属氧化物半导体晶体管11 运算放大器12 分压器Rext 外挂电阻2 芯片20 晶体管电阻阵列21 内部电流源Vref 参考电压源22 比较器23 数字码产生器2324 缓存器220、221低通滤波器Ib 第一定电流源Rr 参考电阻Vb 参考电压值 Ia 第二定电流源30 校正用晶体管电阻阵列33 决定与锁存电路31 数字码产生器Va 比较电压值301～30n 分支电路S1～SN受控开关R1～RN电阻32 比较器38、39 晶体管电阻阵列具体实施方式请先参见图3，其是本专利技术为改善上述现有技术手段所研发出来的阻抗调整电路的功能方块示意图，而在不增加额外定电流源与外部电阻的前提下，本专利技术便巧妙利用一般超大规模集成电路芯片(VLSI)上原本就具有的带间隙参考电压源(bandgap voltage reference)模块来产生所需要的参考电流源。首先，因带间隙参考电压源模块中具有一全芯片中最稳定的电压源Vbg(本图未示出，通常Vbg约为1.2至1.25伏特间的一定值，其随半导体工艺的不同而有所变动)，于是设计者利用电压源Vbg以及芯片本身原本就具有的一内部电阻Rint(本图未示出)以及一外部电阻Rext(本图未示出)，便可使带间隙参考电压源模块产出一内部电流Iint(本图未示出)以及一外部电流Iext(本图未示出)来供芯片内其它的电路模块来使用，其中内部电流Iint＝Vbg/Rint，外部电流Iext＝Vbg/Rext。而本专利技术装置中所需的定电流源是利用上述现成的内部电流与外部电流来完成，其中第一定电流源Ib是直接使用内部电流Iint来完成，而通过串接一参考电阻Rr便可得到一参考电压值Vb，Vb＝Iint*Rr，于是当设计者将Rr的值设成等于Rint时，Vb将等于Vbg。另外，第二定电流源Ia则是利用外部电流Iext做为电流镜电路的参考电流所镜射出来的，两者关系为Ia＝K*Vbg/Rext，其中K为一预设系数，其是与外部电阻Rext以及阻抗调整电路所欲调整出校正用晶体管电阻阵列30的电阻值本文档来自技高网...
【技术保护点】
一种可调式终端电阻装置，设置于一集成电路芯片内，该集成电路芯片具有一带间隙参考电压源模块，而该可调式终端电阻装置包含： 一参考电阻，该带间隙参考电压源模块产生的一内部电流通过该参考电阻将产生一参考电压值； 一电流镜电路，其利用该带间隙参考电压源模块产生的一外部电流为其参考电流而产生一预设倍数的镜射电流； 一校正用晶体管电阻阵列，电连接于该电流镜电路，其供该镜射电流通过而产生一比较电压值； 一数字码产生器，电连接至该校正用晶体管电阻阵列，其产生一数字码输出至该晶体管电阻阵列，用以决定该校正用晶体管电阻阵列的电阻值； 一比较器，其两输入端分别电连接至该参考电阻以及该校正用晶体管电阻阵列，当该比较电压值由小于该参考电压值转变成大于该参考电压值时，则该比较器的一输出端电压电平将由一第一状态切换至一第二状态； 一决定与锁存电路，电连接于该比较器与该数字码产生器，其根据该比较器的该输出端电压电平由该第一状态切换至该第二状态的变化，而储存该数字码产生器当时输出的一目标数字码并加以输出；以及 一终端电阻，电连接于该决定与锁存电路，其由多个晶体管电阻阵列并联完成，所述晶体管电阻阵列皆根据该决定与锁存电路输出的该目标数字码而调整其电阻值。...
【技术特征摘要】
US 2005-8-19 60/709,9741.一种可调式终端电阻装置，设置于一集成电路芯片内，该集成电路芯片具有一带间隙参考电压源模块，而该可调式终端电阻装置包含一参考电阻，该带间隙参考电压源模块产生的一内部电流通过该参考电阻将产生一参考电压值；一电流镜电路，其利用该带间隙参考电压源模块产生的一外部电流为其参考电流而产生一预设倍数的镜射电流；一校正用晶体管电阻阵列，电连接于该电流镜电路，其供该镜射电流通过而产生一比较电压值；一数字码产生器，电连接至该校正用晶体管电阻阵列，其产生一数字码输出至该晶体管电阻阵列，用以决定该校正用晶体管电阻阵列的电阻值；一比较器，其两输入端分别电连接至该参考电阻以及该校正用晶体管电阻阵列，当该比较电压值由小于该参考电压值转变成大于该参考电压值时，则该比较器的一输出端电压电平将由一第一状态切换至一第二状态；一决定与锁存电路，电连接于该比较器与该数字码产生器，其根据该比较器的该输出端电压电平由该第一状态切换至该第二状态的变化，而储存该数字码产生器当时输出的一目标数字码并加以输出；以及一终端电阻，电连接于该决定与锁存电路，其由多个晶体管电阻阵列并联完成，所述晶体管电阻阵列皆根据该决定与锁存电路输出的该目标数字码而调整其电阻值。2.如权利要求1...
【专利技术属性】
技术研发人员：林小琪，叶芳任，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。