非易失性存储器装置及其写入方法制造方法及图纸

公开非易失性存储器装置及其写入方法。所述非易失性存储器装置的写入方法包括：执行感测操作；将写入数据与通过感测操作获得的读取数据进行比较；当写入数据与读取数据相同时，确定写入数据是否为置位状态；当写入数据为置位状态时，执行置位操作，并且当写入数据不为置位数据时，不执行写入操作。

【技术实现步骤摘要】
非易失性存储器装置及其写入方法本申请要求于2019年11月5日提交到韩国知识产权局的第10-2019-0140134号韩国专利申请的优先权，所述韩国专利申请的公开通过引用包含于此。
专利技术构思的示例实施例涉及非易失性存储器装置、将数据写入非易失性存储器的写入方法以及包括非易失性存储器装置的存储装置。
技术介绍
数据比较写入(DCW)方法已用于减少功耗和改进由相变存储器(PCM)装置执行的写入操作。DCW方法包括在写入操作期间从PCM单元读取存储值，并且当输入值与存储值不同时，将输入值写入PCM单元。因此，当PCM单元的存储值并非与输入值不同时，可节省另外用于执行写入操作的功率。在DCW方法中，可在写入操作之前执行读取操作，以确定PCM单元的存储值。然而，当已知输入值与存储值相同时，可不执行读取操作。
技术实现思路
专利技术构思的特定示例实施例提供表现出降低的功耗和提高的可靠性的非易失性存储器装置。专利技术构思的其他示例实施例提供了这样的非易失性存储器装置的写入方法和包括这样的非易失性存储器装置的存储装置。根本文档来自技高网...

【技术保护点】
1.一种非易失性存储器装置，包括：/n存储器单元阵列，包括连接到多条位线和多条字线的多个电阻式存储器单元；/n字线驱动器，被配置为：响应于地址选择所述多条字线中的一条字线，并且将字线电压施加到选择的字线；/n位线驱动器，被配置为：响应于地址选择所述多条位线中的一条位线，并且将位线电压施加到选择的位线；/n写入电路，被配置为：响应于写入控制信号生成位线电压和字线电压；/n读取电路，被配置为：响应于读取控制信号，从连接到选择的字线和选择的位线的电阻式存储器单元读取数据；/n输入和输出电路，被配置为从外部装置接收写入数据；以及/n控制逻辑，被配置为：从多个写入模式选择写入模式，基于选择的写入模式、写...

【技术特征摘要】
20191105 KR 10-2019-01401341.一种非易失性存储器装置，包括：
存储器单元阵列，包括连接到多条位线和多条字线的多个电阻式存储器单元；
字线驱动器，被配置为：响应于地址选择所述多条字线中的一条字线，并且将字线电压施加到选择的字线；
位线驱动器，被配置为：响应于地址选择所述多条位线中的一条位线，并且将位线电压施加到选择的位线；
写入电路，被配置为：响应于写入控制信号生成位线电压和字线电压；
读取电路，被配置为：响应于读取控制信号，从连接到选择的字线和选择的位线的电阻式存储器单元读取数据；
输入和输出电路，被配置为从外部装置接收写入数据；以及
控制逻辑，被配置为：从多个写入模式选择写入模式，基于选择的写入模式、写入数据和读取数据中的至少一个来生成写入控制信号，并且基于选择的写入模式和写入数据中的至少一个生成读取控制信号。


2.根据权利要求1所述的非易失性存储器装置，其中，存储器单元阵列包括沿垂直于基底的方向垂直堆叠的多个存储器单元层。


3.根据权利要求2所述的非易失性存储器装置，其中，根据所述多个存储器单元层之中的至少一个存储器单元层的位置来选择所述多个写入模式中的至少一个写入模式。


4.根据权利要求1至3中任意一项所述的非易失性存储器装置，其中，根据地址选择所述多个写入模式中的至少一个写入模式。


5.根据权利要求1至3中任意一项所述的非易失性存储器装置，其中，控制逻辑包括：
写入锁存器，被配置为存储写入数据；以及
读取锁存器，被配置为存储读取数据。


6.根据权利要求1至3中任意一项所述的非易失性存储器装置，其中，所述多个写入模式包括：正常模式、数据比较写入DCW模式、主动数据比较写入aDCW模式以及读取跳过主动数据比较写入RDSKIPaDCW模式。


7.根据权利要求6所述的非易失性存储器装置，其中，当写入数据和读取数据相同时，DCW模式不执行写入操作。


8.根据权利要求6所述的非易失性存储器装置，其中，当写入数据和读取数据两者是复位数据时，aDCW模式不执行写入操作。


9.根据权利要求6所述的非易失性存储器装置，其中，当写入数据和读取数据两者是复位数据时，RDSKIPaDCW模式不执行写入操作，并且
其中，当写入数据是置位数据时，RDSKIPaDCW模式不执行感测操作。


10.根据权利要求6所述的非易失性存储器装置，其中，控制逻辑包括事件激活信号生成器，事件激活信号生成器包括：
第一逻辑电路，被配置为对写入数据和读取数据执行异或运算；
第二逻辑电路，被配置为对第一逻辑电路的输出和DCW模式激活信号执行与运算；
第三逻辑电路，被配置为对读取数据和aDCW模式激活信号执行与运算；
第四逻辑电路，被配置为对DCW模式激活信号、aDCW模式激活信号和RDSKIPaDCW模式激活信号执行或非运算；以及
第五逻辑电路，被配置为通过对第二逻辑电路的输出、第三逻辑电路的输出和第四逻辑电路的输出执行或运算来生成事件激活信号。...

【专利技术属性】
技术研发人员：林菜昱，鲜于桢，李光振，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR