【技术实现步骤摘要】
相变存储器设备编程的方法、相变存储器设备和电子系统相关申请的交叉引用本申请要求于2019年10月29日提交的申请号为102019000019976的意大利申请的权益，该申请的内容在此通过引用并入本文。
本专利技术涉及用于对差分型相变存储器设备进行编程的方法、相变存储器设备和包括相变存储器设备的电子系统。
技术介绍
相变非易失性存储器(所谓的“相变存储器”PCM)是已知的，其中，为了储存信息，利用了具有在具有不同电特性的相之间切换特性的材料的特征。例如，这些材料可以在非晶、无序相和有序晶相或多晶相之间切换，并且这两个相与的电阻率的值得考虑的差值相关联，并且因此与存储数据的不同值相关联。例如，称为硫族化物或硫族材料的元素周期表的第VI族元素(诸如碲(Te)、硒(Se)或锑(Sb))，有利地可用于形成相变存储器单元。相变是通过与硫族材料的相应的区域接触布置的电阻性电极(通常称为加热器)局部地提高硫族材料单元的温度而获得的。选择设备(例如MOSFET晶体管)被连接到加热器，并且使得编程电流通过相应的加热器(电流脉冲称...
【技术保护点】
1.一种用于对差分型相变存储器设备进行编程的方法，所述差分型相变存储器设备包括：/n多个相变存储器单元；/n相应的相变存储器单元的第一编程驱动器；/n相应的相变存储器单元的第二编程驱动器；/n第一组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第一编程驱动器；/n第二组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第二编程驱动器；/n所述多个相变存储器单元包括：第一直接存储器单元和第一互补存储器单元，所述第一直接存储器单元和所述第一互补存储器单元耦合到所述第一组的所述直接主位线和相应的所述互补主位线，并且所述第一直接存储器...
【技术特征摘要】
20191029 IT 1020190000199761.一种用于对差分型相变存储器设备进行编程的方法，所述差分型相变存储器设备包括：
多个相变存储器单元；
相应的相变存储器单元的第一编程驱动器；
相应的相变存储器单元的第二编程驱动器；
第一组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第一编程驱动器；
第二组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第二编程驱动器；
所述多个相变存储器单元包括：第一直接存储器单元和第一互补存储器单元，所述第一直接存储器单元和所述第一互补存储器单元耦合到所述第一组的所述直接主位线和相应的所述互补主位线，并且所述第一直接存储器单元和所述第一互补存储器单元与所述第一编程驱动器相关联；以及第二直接存储器单元和第二互补存储器单元，所述第二直接存储器单元和所述第二互补存储器单元耦合到所述第二组的所述直接主位线和相应的所述互补主位线，并且所述第二直接存储器单元和所述第二互补存储器单元与所述第二编程驱动器相关联；以及
所述第一直接存储器单元和所述第一互补存储器单元中的每个存储器单元与通过本地位线和字线可唯一地寻址的所述第一编程驱动器相关联，并且所述第二直接存储器单元和所述第二互补存储器单元中的每个存储器单元与通过相应的本地位线和字线可唯一地寻址的所述第二编程驱动器相关联；
所述方法包括以下步骤：
在与第一时间间隔相关联的第一操作条件下：
(a)针对所述第一组和所述第二组中的每一个组，激活所述直接选择器或所述互补选择器，以便将每个直接主位线或互补主位线分别电连接到其所述第一编程驱动器和所述第二编程驱动器；
(b)通过耦合到所述第一存储器单元的所述本地位线和字线，对直接存储器单元或相应的互补存储器单元寻址，所述第一存储器单元与所述第一编程驱动器相关联，在所述第一编程驱动器与被寻址的所述第一存储器单元之间建立导电路径；
(c)通过耦合到所述第二存储器单元的所述本地位线和字线，对直接存储器单元或相应的互补存储器单元寻址，所述第二存储器单元与所述第二编程驱动器相关联，在所述第二编程驱动器与被寻址的所述第二存储器单元之间建立导电路径；以及
(d)通过所述第一编程驱动器和所述第二编程驱动器，对在所述步骤(b)和所述步骤(c)中被寻址的所述第一存储器单元和所述第二存储器单元一起提供在设置电流和重置电流之中的相同类型的第一编程电流；以及
在与不同于所述第一时间间隔的第二时间间隔相关联的第二操作条件下：
(e)针对所述第一组和所述第二组中的每一个组，激活在所述步骤(a)中被激活的所述直接选择器或所述互补选择器中的另一选择器，以便将每个直接主位线或互补主位线分别电连接到其所述第一编程驱动器和所述第二编程驱动器；
(f)通过耦合到所述第一存储器单元的所述本地位线和字线，相对于在所述步骤(b)中被寻址的直接存储器单元或互补存储器单元，对另一直接存储器单元或互补存储器单元寻址，所述第一存储器单元与所述第一编程驱动器相关联；
(g)通过耦合到所述第二存储器单元的所述本地位线和字线，相对于在所述步骤(c)中被寻址的直接存储器单元或互补存储器单元，对另一直接存储器单元或互补存储器单元寻址，所述第二存储器单元与所述第二编程驱动器相关联；以及
(h)通过所述第一编程驱动器和所述第二编程驱动器，对在所述步骤(f)和所述步骤(g)中被寻址的所述第一存储器单元和所述第二存储器单元一起提供在设置电流和重置电流之间的另一类型的第二编程电流。
2.根据权利要求1所述的方法，其中：
如果在所述步骤(b)或在所述步骤(f)中被寻址的所述存储器单元是直接存储器单元，则生成与所述第一编程驱动器相关联的所述直接选择器的第一激活信号，否则生成与所述第一编程驱动器相关联的所述互补选择器的第二激活信号；
如果在所述步骤(c)或在所述步骤(g)中被寻址的所述存储器单元是直接存储器单元，则生成与所述第二编程驱动器相关联的所述直接选择器的第三激活信号，否则生成与所述第二编程驱动器相关联的所述互补选择器的第四激活信号；
根据所述第一激活信号和所述第三激活信号所假设的值，将所述直接主位线电连接到相应的所述第一编程驱动器和所述第二编程驱动器、或与相应的所述第一编程驱动器和所述第二编程驱动器断开连接；以及
根据所述第二激活信号和所述第四激活信号所假设的值，将所述互补主位线电连接到相应的所述第一编程驱动器和所述第二编程驱动器、或与相应的所述第一编程驱动器和所述第二编程驱动器断开连接。
3.根据权利要求2所述的方法，其中：
所述第一激活信号和所述第二激活信号是二进制逻辑信号，具有彼此取反的相应的值；并且
所述第三激活信号和所述第四激活信号是二进制逻辑信号，具有彼此取反的相应的值。
4.根据权利要求2所述的方法，其中所述相变存储器设备还包括：
第三组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第一编程驱动器；
第四组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第二编程驱动器；
第一读取级，耦合到所述第一组直接主位线和相应的互补主位线，所述第一读取级被配置为对存储在耦合到所述第一组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；
第二读取级，耦合到所述第二组直接主位线和相应的互补主位线，所述第二读取级被配置为对存储在耦合到所述第二组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；
第三读取级，耦合到所述第三组直接主位线和相应的互补主位线，所述第三读取级被配置为对存储在耦合到所述第三组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；以及
第四读取级，耦合到所述第四组直接主位线和相应的互补主位线，所述第四读取级被配置为对存储在耦合到所述第四组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；
所述方法还包括以下步骤：
生成第一控制信号，所述第一控制信号是与所述第一读取级相关联的二进制逻辑信号；
生成第二控制信号，所述第二控制信号是与所述第二读取级相关联的二进制逻辑信号；
生成第三控制信号，所述第三控制信号是与所述第三读取级相关联的二进制逻辑信号；
生成第四控制信号，所述第四控制信号是与所述第四读取级相关联的二进制逻辑信号；以及
响应于在所述步骤(b)或所述步骤(f)中被寻址的所述存储器单元是与所述第一读取级相关联的直接存储器单元，根据第一接通信号接通耦合到所述第一组主位线的所述直接选择器，所述第一接通信号由所述第一激活信号和所述第一控制信号的逻辑与操作生成；
响应于在所述步骤(b)或所述步骤(f)中被寻址的所述存储器单元是与所述第一读取级相关联的互补存储器单元，根据第二接通信号接通耦合到所述第一组主位线的所述互补选择器，所述第二接通信号由所述第二激活信号和所述第一控制信号的逻辑与操作生成；
响应于在所述步骤(b)或所述步骤(f)中被寻址的所述存储器单元是与所述第三读取级相关联的直接存储器单元，根据第三接通信号接通耦合到所述第三组主位线的所述直接选择器，所述第三接通信号由所述第一激活信号和所述第三控制信号的逻辑与操作生成；
响应于在所述步骤(b)或所述步骤(f)中被寻址的所述存储器单元是与所述第三读取级相关联的互补存储器单元，根据第四接通信号接通耦合到所述第三组主位线的所述互补选择器，所述第四接通信号由所述第二激活信号和所述第三控制信号的逻辑与操作生成；
响应于在所述步骤(c)或所述步骤(g)中被寻址的所述存储器单元是与所述第二读取级相关联的直接存储器单元，根据第五接通信号接通耦合到所述第二组主位线的所述直接选择器，所述第五接通信号由所述第二激活信号和所述第二控制信号的逻辑与操作生成；
响应于在所述步骤(c)或所述步骤(g)中被寻址的所述存储器单元是与所述第二读取级相关联的互补存储器单元，根据第六接通信号接通耦合到所述第二组主位线的所述互补选择器，所述第六接通信号由所述第四激活信号和所述第二控制信号的逻辑与操作生成；
响应于在所述步骤(c)或所述步骤(g)中被寻址的所述存储器单元是与所述第四读取级相关联的直接存储器单元，根据第七接通信号接通耦合到所述第四组主位线的所述直接选择器，所述第七接通信号由所述第二激活信号和所述第四控制信号的逻辑与操作生成；或者
响应于在所述步骤(c)或所述步骤(g)中被寻址的所述存储器单元是与所述第四读取级相关联的互补存储器单元，根据第八接通信号接通耦合到所述第四组主位线的所述互补选择器，所述第八接通信号由所述第四激活信号和所述第四控制信号的逻辑与操作生成。
5.根据权利要求4所述的方法，其中耦合到所述第一组、所述第二组、所述第三组和所述第四组的所述直接主位线和所述互补主位线的所述直接选择器和所述互补选择器是p-MOS，所述方法还包括以下步骤：
响应于所述第一接通信号，接通耦合到所述第一组主位线的所述直接选择器，所述第一接通信号具有逻辑值“0”，并且所述第一接通信号由具有逻辑值“1”的所述第一激活信号和具有逻辑值“1”的所述第一控制信号的逻辑与非操作生成；或者响应于所述第二接通信号，接通耦合到所述第一组主位线的所述互补选择器，所述第二接通信号具有逻辑值“0”，并且所述第二接通信号由具有逻辑值“1”的所述第二激活信号和具有逻辑值“1”的所述第一控制信号的逻辑与非操作生成；
响应于所述第三接通信号，接通耦合到所述第三组主位线的所述直接选择器，所述第三接通信号具有逻辑值“0”，并且由具有逻辑值“1”的所述第一激活信号和具有逻辑值“1”的所述第三控制信号的逻辑与非操作生成；或者响应于所述第四接通信号，接通耦合到所述第三组主位线的所述互补选择器，所述第四接通信号具有逻辑值“0”，并且由具有逻辑值“1”的所述第二激活信号和具有逻辑值“1”的所述第三控制信号的逻辑与非操作生成；
响应于所述第五接通信号，接通耦合到所述第二组主位线的所述直接选择器，所述第五接通信号具有逻辑值“0”，并且由具有逻辑值“1”的所述第二激活信号和具有逻辑值“1”的所述第二控制信号的逻辑与非操作生成；或者响应于所述第六接通信号，接通耦合到所述第二组主位线的所述互补选择器，所述第六接通信号具有逻辑值“0”，并且由具有逻辑值“1”的所述第四激活信号和具有逻辑值“1”的所述第二控制信号的逻辑与非操作生成；以及
响应于所述第七接通信号，接通耦合到所述第四组主位线的所述直接选择器，所述第七接通信号具有逻辑值“0”，并且由具有逻辑值“1”的所述第二激活信号和具有逻辑值“1”的所述第四控制信号的逻辑与非操作生成；或者响应于所述第八接通信号，接通耦合到所述第四组主位线的所述互补选择器，所述第八接通信号具有逻辑值“0”，并且由具有逻辑值“1”的所述第四激活信号和具有逻辑值“1”的所述第四控制信号的逻辑与非操作生成。
6.根据权利要求5所述的方法，其中：
当所述第一激活信号具有逻辑值“1”时，所述第二激活信号具有逻辑值“0”，或者当所述第一激活信号具有逻辑值“0”时，所述第二激活信号具有逻辑值“1”；
当所述第一控制信号具有逻辑值“1”时，所述第三控制信号具有逻辑值“0”，或者当所述第一控制信号具有逻辑值“0”时，所述第三控制信号具有逻辑值“1”；
当所述第三激活信号具有逻辑值“1”时，所述第四激活信号具有逻辑值“0”，或者当所述第三激活信号具有逻辑值“0”时，所述第四激活信号具有逻辑值“1”；并且
当所述第二控制信号具有逻辑值“1”时，所述第四控制信号具有逻辑值“0”，或者当所述第二控制信号具有逻辑值“0”时，所述第四控制信号具有逻辑值“1”。
7.一种差分型相变存储器，包括：
多个相变存储器单元；
相应的相变存储器单元的第一编程驱动器；
相应的相变存储器单元的第二编程驱动器；
第一组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第一编程驱动器；
第二组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第二编程驱动器；
所述多个相变存储器单元包括：第一直接存储器单元和第一互补存储器单元，耦合到所述第一组的所述直接主位线和相应的所述互补主位线，并且所述第一直接存储器单元和所述第一互补存储器单元与所述第一编程驱动器相关联；以及第二直接存储器单元和第二互补存储器单元，所述第二直接存储器单元和所述第二互补存储器单元耦合到所述第二组的所述直接主位线和相应的所述互补主位线，并且所述第二直接存储器单元和所述第二互补存储器单元与所述第二编程驱动器相关联；以及
所述第一直接存储器单元和所述第一互补存储器单元中的每个存储器单元与通过本地位线和字线可唯一地寻址的所述第一编程驱动器相关联，并且所述第二直接存储器单元和所述第二互补存储器单元中的每个存储器单元与通过相应的本地位线和字线可唯一地寻址的所述第二编程驱动器相关联；
其中所述相变存储器设备被配置为：
在与第一时间间隔相关联的第一操作条件下：
(a)针对在所述第一组与所述第二组之间的每个组，激活所述直接选择器或所述互补选择器，以便将每个直接主位线或互补主位线分别电连接到其所述第一编程驱动器和所述第二编程驱动器；
(b)通过耦合到所述第一存储器单元的所述本地位线和字线，对直接存储器单元或相应的互补存储器单元寻址，所述第一存储器单元与所述第一编程驱动器相关联，在所述第一编程驱动器与被寻址的所述第一存储器单元之间建立导电路径；
(c)通过耦合到所述第二存储器单元的所述本地位线和字线，对直接存储器单元或相应的互补存储器单元寻址，所述第二存储器单元与所述第二编程驱动器相关联，在所述第二编程驱动器与被寻址的所述第二存储器单元之间建立导电路径；以及
(d)通过所述第一编程驱动器和所述第二编程驱动器，对在所述步骤(b)和所述步骤(c)中被寻址的所述第一存储器单元和所述第二存储器单元一起提供在设置电流和重置电流之间的相同类型的第一编程电流；以及
在与不同于所述第一时间间隔的第二时间间隔相关联的第二操作条件下：
(e)针对所述第一组与所述第二组之间的每个组，激活在所述步骤(a)中被激活的所述直接选择器或所述互补选择器之间的另一选择器，以便将每个直接主位线或互补主位线分别电连接到其所述第一编程驱动器和所述第二编程驱动器；
(f)通过耦合到所述第一存储器单元的所述本地位线和字线，相对于在所述步骤(b)中被寻址的直接存储器单元或互补存储器单元，对另一直接存储器单元或互补存储器单元寻址，所述第一存储器单元与所述第一编程驱动器相关联；
(g)通过耦合到所述第二存储器单元的所述本地位线和字线，相对于在所述步骤(c)中被寻址的直接存储器单元或互补存储器单元，对另一直接存储器单元或互补存储器单元寻址，所述第二存储器单元与所述第二编程驱动器相关联；以及
(h)通过所述第一编程驱动器和所述第二编程驱动器，对在所述步骤(f)和所述步骤(g)中被寻址的所述第一存储器单元和所述第二存储器单元一起提供在设置电流和重置电流之间的另一类型的第二编程电流。
8.根据权利要求7所述的设备，还被配置为：
如果在所述步骤(b)或在所述步骤(f)中被寻址的所述存储器单元是直接存储器单元，则生成与所述第一编程驱动器相关联的所述直接选择器的第一激活信号，否则生成与所述第一编程驱动器相关联的所述互补选择器的第二激活信号；
如果在所述步骤(c)或在所述步骤(g)中被寻址的所述存储器单元是直接存储器单元，则生成与所述第二编程驱动器相关联的所述直接选择器的第三激活信号，否则生成与所述第二编程驱动器相关联的所述互补选择器的第四激活信号；
根据所述第一激活信号和所述第三激活信号所假设的值，将所述直接主位线电连接到相应的所述第一编程驱动器和所述第二编程驱动器、或与相应的所述第一编程驱动器和所述第二编程驱动器断开连接；以及
根据所述第二激活信号和所述第四激活信号所假设的值，将所述互补主位线电连接到相应的所述第一编程驱动器和所述第二编程驱动器、或与相应的所述第一编程驱动器和所述第二编程驱动器断开连接。
9.根据权利要求8所述的设备，其中：
所述第一激活信号和所述第二激活信号是二进制逻辑信号，具有彼此取反的相应的值；并且
所述第三激活信号和所述第四激活信号是二进制逻辑信号，具有彼此取反的相应的值。
10.根据权利要求8所述的设备，还包括：
第三组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第一编程驱动器；
第四组直接主位线和相应的互补主位线，通过相应的直接选择器和互补选择器耦合到所述第二编程驱动器；
第一读取级，耦合到所述第一组直接主位线和相应的互补主位线，所述第一读取级被配置为对存储在耦合到所述第一组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；
第二读取级，耦合到所述第二组直接主位线和相应的互补主位线，所述第二读取级被配置为对存储在耦合到所述第二组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；
第三读取级，耦合到所述第三组直接主位线和相应的互补主位线，所述第三读取级被配置为对存储在耦合到所述第三组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；
第四读取级，耦合到所述第四组直接主位线和相应的互补主位线，所述第四读取级被配置为对存储在耦合到所述第四组的所述主位线的直接存储器单元和相应的互补存储器单元中的逻辑数据执行差分读取；
其中所述相变存储器设备还被配置为：
生成第一控制信号，所述第一控制信号是与所述第一读取级相关联的二进制逻辑信号；
生成第二控制信号，所述第二控制信号是与所述第二读取级相关联的二进制逻辑信号；
生成第三控制信号，所述第三控制信号是与所述第三读取级相关联的二进制逻辑信号；
生成第四控制信号，所述第四控制信号是与所述第四读取级相关联的二进制逻辑信号；
如果在所述步骤(b)或在所述步骤(f)中被寻址的所述存储器单元是与所述第一读取...
【专利技术属性】
技术研发人员：F·E·C·迪塞格尼，M·F·佩罗尼，C·托尔蒂，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。