多传输率的环型缓冲器、装置、和方法制造方法及图纸

一种控制环型缓冲器的装置、解展频接收器、和其方法。该控制环型缓冲器的装置包括一环型缓冲器和一控制器。该环型缓冲器，根据第一数据的第一写入速度，和该第一写入速度和第一读取速度间的第一时间差，决定所述环型缓冲器内的第一范围，于所述第一范围内，存取所述第一数据，根据第二数据的第二写入速度，和该第二写入速度和第二读取速度间的第二时间差，决定所述环型缓冲器内的第二范围，于所述第二范围内，存取所述第二数据，以及其中所述第二范围较所述第一范围大，并且所述第二范围由所述第一范围所部分覆盖。

【技术实现步骤摘要】

本专利技术涉及环型缓冲器，特别是涉及使用多传输率的环型缓冲器的装置和方法。
技术介绍
在数字讯号处理(digital signal process，DSP)系统、多媒体系统、计算机系统、和通讯系统经常运用多传输率(multirate data)，其中数据以许多不同的数据种类、格式、和速率进行传输。多传输率通常伴随着使用暂存装置或缓冲器，其中前一笔数据在下一笔数据处理时会被移除或覆写。虽然环型缓冲器早已使用于缓冲多传输率数据的应用中，但是有关环型缓冲器容量最佳化的课题仍是设计上的一项挑战。第三代移动通讯系统，例如全球移动通讯系统(Universal Mobile telecommunication System，UMTS)，需要多传输率数据处理，在其中数据率随着每个数据帧(frame)而改变。美国专利6,807,589披露了一种用于多传输率的环型缓冲器，使用四个地址表示前一笔数据的处理状态，并且利用这些地址来计算可用的内存空间，藉此内存空间可以分配下一个缓冲器空间给具有不同数据率的下一笔数据。然而，地址的维护和计算会增加电路复杂度和制造成本。因此需要一种用于多传输率的环型缓冲器，其具有一种简单而有效率的内存分配方式。
技术实现思路
有鉴于此，于本专利技术一实施例中提出一种控制环型缓冲器(circular buffer)的方法，根据第一数据的第一写入速度，和该第一写入速度和第一读取速度间的第一时间差，决定所述环型缓冲器内的第一范围，于所述第一范围内，存取所述第一数据，根据第二数据的第二写入速度，和该第二写入速度和第二读取速度间的第二时间差，决定所述环型缓冲器内的第二范围，于所述第二范围内，存取所述第二数据，以及其中所述第二范围较所述第一范围大，并且所述第二范围由所述第一范围所部分覆盖。此外，本专利技术另一实施例中提出一种控制环型缓冲器的装置，包括一环型缓冲器和一控制器。该环型缓冲器，根据第一写入速度来接收第一数据，以及根据第二写入速度来接收第二数据。该控制器，耦接到所述环型缓冲器，根据所述第一写入速度，和该第一写入速度和第一读取速度间的第一时间差，决定所述环型缓冲器内的第一范围，于所述第一范围内，存取所述第一数据，根据所述第二写入速度，和该第二写入速度和第二读取速度间的第二时间差，决定所述环型缓冲器内的第二范围；以及于所述第二范围内，存取所述第二数据。所述第二范围较所述第一范围大，并且所述第二范围由所述第一范围所部分覆盖。此外，本专利技术另一实施例中提出一种解展频接收器(spread spectrumreceiver)，根据第一写入速度来接收第一数据，以及根据第二写入速度来接收第二数据。该解展频接收器包括一早期指节(early finger)、一晚期指节(latefinger)、一匹配滤波器(matched filter)、和一耙式结合器(耙式combiner)。该早期指节，解展频(despreading)所述第一数据的第一早期数据以及所述第二数据的第二早期数据。该晚期指节，解展频所述第一数据的第一晚期数据以及所述第二数据的第二晚期数据。该匹配滤波器耦接到所述早期指节和晚期指节，分派所述早期数据以及所述第二早期数据给所述早期指节，分派所述晚期数据以及所述第二晚期数据给所述晚期指节。该耙式结合器，耦接到所述第一和所述第二指节，包括、一加法器、一环型缓冲器、和一控制器。该加法器，耦接到所述第一和所述第二指节，结合所述第一早期数据和所述第一晚期数据作为所述第一数据，以及结合所述第二早期数据和所述第二晚期数据作为所述第二数据。该环型缓冲器，耦接到所述加法器，接收所述第一和所述第二数据。该控制器，耦接到所述环型缓冲器，根据所述第一写入速度，和该第一写入速度和第一读取速度间的第一时间差，决定所述环型缓冲器内的第一范围，于所述第一范围内，存取所述第一数据，根据所述第二写入速度，和该第二写入速度和第二读取速度间的第二时间差，决定所述环型缓冲器内的第二范围；以及于所述第二范围内，存取所述第二数据。所述第二范围较所述第一范围大，并且所述第二范围由所述第一范围所部分覆盖。为使本专利技术的所述目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。附图说明图1显示本专利技术实施例中的接收多传送率数据的装置方块图。第2a、b和c图显示实施例中的内存分配。图3显示本专利技术实施例中的耙式(耙式)接收器的方块图。图4a显示本专利技术实施例中图3内的环型缓冲器的内存分配。图4b显示本专利技术实施例中的在图3内数据存取操作。图5a显示本专利技术实施例中图3内的环型缓冲器的内存分配。图5b显示本专利技术实施例中的在图3内数据存取操作。图6a显示本专利技术实施例中图3内的环型缓冲器的内存分配。图6b显示本专利技术实施例中的在图3内数据存取操作。具体实施例方式在此必须说明的是，在下述披露内容中所提出的不同实施例或范例，是用以说明本专利技术所揭示的不同技术特征，其所描述的特定范例或排列是用以简化本专利技术，然非用以限定本专利技术。此外，在不同实施例或范例中可能重复使用相同的参考数字与符号，这种重复使用的参考数字与符号是用以说明本专利技术所揭示的内容，而非用以表示不同实施例或范例间的关系。图1显示本专利技术实施例中的接收多传送率(multirate)数据的装置方块图，包括环型缓冲器(circular buffer)10和控制器12。环型缓冲器10耦接到控制器12。环型缓冲器10根据第一数据率接收第一数据Di1，以及根据第二数据率接收第二数据Di2。控制器12分派缓冲器空间给具有不同数据率的两个连续数据，使得其中的一由另一缓冲器空间所局部覆盖，用以达成环型缓冲器10的最小缓冲器空间需求。所分配的缓冲器空间，或称为范围，可以由控制器12根据数据写入速度、读取和写入速度的时间差、以及整个操作的时间周期来决定。在WCDMA系统的例子，整个操作的时间周期是以槽(slot)来定义。特别在WCDMA系统中，一个10微秒的帧包括15个槽，因此整个操作的时间周期为10/15微秒或0.667微秒。在某些实施例中，读取和写入操作的时间差为所预期的最大延迟。本领域的技术人员可以了解所述预定参数的选择可能由许多因素所决定，例如物理工程限制。控制器12根据第一写入速度决定环型缓冲器10内的第一范围，并于第一范围内存取第一数据，再根据第二写入速度决定环型缓冲器10内的第二范围，并于第二范围内存取第二数据。当第二写入速度大于第一写入速度，则在一特定时间内将预期有比第一数据Di1更多的第二数据Di2，所以第二范围比第一范围大。另外，第二范围被第一范围所局部覆盖，用以减低环型缓冲器10的最小空间需求，该最小空间需求由第二写入速度的最大写入速度所决定。第一写入和读取操作的第一时间差等于第二写入和读取操作的第二时间差。特别在WCDMA的例子中，当接收来自多个基站的数据的符号(symbol)时多路径频道和WCDMA无线电频率网络，时间差可以视为最早和最晚指节(fingers)间的最大延迟，而其则由多路径频道以及WCDMA无线电频率网络的控制延迟所造成。例如，时间差可以是1024个时间切片(chip)。当展频因子为256时，范围是4个符号长度(＝1024/256)。另外，在WCDMA实施例中时间差和展频因子无关。在一个实施例中，第本文档来自技高网...

【技术保护点】
一种在一预定期间内控制环型缓冲器的方法，包括：根据一第一数据的一第一写入速度，和该第一写入速度和该第一读取速度间的一第一时间差，决定所述环型缓冲器内的一第一范围；于所述第一范围内，存取所述第一数据；根据一第二数据的一第二写入速度，和该第二写入速度和该第二读取速度间的一第二时间差，决定所述环型缓冲器内的一第二范围；以及于所述第二范围内，存取所述第二数据；以及其中所述第二范围较所述第一范围大，并且所述第二范围由所述第一范围所部分覆盖。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李松樵，林慧冰，埃里克潘，约翰逊塞贝尼，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]