具有三维结构的霍尔传感器制造技术

本发明专利技术涉及具有三维结构的霍尔传感器，揭示霍尔传感器的结构以及形成霍尔传感器的结构的方法。该结构包括半导体本体，该半导体本体具有顶部表面以及定义与该顶部表面相交的霍尔表面的倾斜侧壁。该结构还包括位于该半导体本体中的阱以及位于该半导体本体中的多个接触。该阱具有部分位于该顶部表面下方且部分位于该霍尔表面下方的区段。各接触与位于该半导体本体的该顶部表面下方的该阱的该区段耦接。

【技术实现步骤摘要】
具有三维结构的霍尔传感器
本专利技术涉及集成电路及半导体装置制造，尤其涉及霍尔传感器的结构以及形成霍尔传感器的结构的方法。
技术介绍
霍尔传感器是应用于各种商业产品例如家用电器、游戏系统、建筑设备、公用事业计量器、以及机动车辆中的常见感测元件类型，并且是基于感测磁场。磁场是以位置相关的场强度及场方向为特征的矢量。根据洛伦兹力定律，磁场可在运动的带电粒子上施加力。霍尔传感器依赖于在电性导体上产生电压差(也就是，霍尔电压)，该电压差通过在该导体中流动的电流以及场方向垂直于该流动电流的磁场的组合而产生。传统的霍尔传感器(为平面装置)在检测场方向平行于形成该霍尔传感器的衬底表面的磁场时具有低灵敏度。需要改进的霍尔传感器的结构以及形成霍尔传感器的结构的方法。
技术实现思路
依据本专利技术的一个实施例，提供一种霍尔传感器的结构。该结构包括半导体本体，该半导体本体具有顶部表面以及定义与该顶部表面相交的霍尔表面的倾斜侧壁。该结构还包括位于该半导体本体中的阱以及位于该半导体本体中的多个接触。该阱具有部分位于该顶部表面下方且部分位于该霍尔表面下方的区段。各接触与位于该半导体本体的该顶部表面下方的该阱的该区段耦接。在本专利技术的另一个实施例，提供一种形成霍尔传感器的结构的方法。该方法包括：在具有顶部表面以及定义与该顶部表面相交的霍尔表面的倾斜侧壁的半导体本体中形成阱。该阱具有部分位于该顶部表面下方且部分位于该霍尔表面下方的区段。该方法还包括在该半导体本体中形成多个接触。各接触与位于该半导体本体的该顶部表面下方的该阱的该区段耦接。附图说明包含于并构成本说明书的一部分的附图示例说明本专利技术的各种实施例，并与上面所作的有关本专利技术的概括说明以及下面所作的有关这些实施例的详细说明一起用以解释本专利技术的这些实施例。在所述附图中，类似的附图标记表示不同视图中类似的特征。图1显示依据本专利技术的实施例处于工艺方法的初始制造阶段的霍尔传感器的结构的顶视图。图2显示大体沿图1中的线2-2所作的剖视图。图3显示处于图1之后的制造阶段的该霍尔传感器的结构的顶视图。图4显示大体沿图3中的线4-4所作的剖视图。图5显示处于图3之后的制造阶段的该霍尔传感器的结构的顶视图。图6显示大体沿图5中的线6-6所作的剖视图。图7显示依据本专利技术的替代实施例的霍尔传感器的结构的顶视图。具体实施方式请参照图1、2并依据本专利技术的实施例，在衬底12中以腔体或沟槽的形式形成凹槽10。衬底12可为由单晶半导体材料(例如，单晶硅)组成的块体晶圆，且在一个实施例中，衬底12可具有轻掺杂p型导电性。在一个实施例中，可通过光刻及蚀刻工艺形成凹槽10。为此，在衬底12的顶部表面上方形成蚀刻掩膜14。蚀刻掩膜14可为硬掩膜，其通过光刻及蚀刻工艺图案化，以在凹槽10的预定位置定义具有给定面积的开口。在存在蚀刻掩膜14的情况下，利用一个或多个蚀刻工艺在衬底12中蚀刻凹槽10。通过该蚀刻工艺移除未被蚀刻掩膜14覆盖的衬底12的部分。衬底12中的凹槽10可具有通过选择蚀刻剂而产生的剖面轮廓。在一个实施例中，凹槽10可具有V形剖面轮廓。例如，该蚀刻剂可为湿化学蚀刻剂，例如包含四甲基氢氧化铵(TMAH)的溶液，包含氢氧化钾(KOH)的溶液，或者包含乙二胺及邻苯二酚(EDP)的溶液。该蚀刻剂可就衬底12的半导体材料的晶向呈现选择性，沿不同的结晶方向发生不同的蚀刻速率。蚀刻速率的差异产生凹槽10的形状。例如，若衬底12包含[100]取向的硅，则与(111)平面相比，(100)平面以显著较高的速率蚀刻，从而导致形成凹槽10的自限蚀刻工艺，其中，垂直蚀刻速率显著大于横向蚀刻速率。围绕凹槽10的衬底12的剖面轮廓包括自衬底12的顶部表面11延伸至位于凹槽底部18的该衬底的表面的侧壁16。侧壁16定义相对于包含衬底12的顶部表面11的平面成角度或倾斜的表面。在衬底12包含具有金刚石晶格的[100]取向的硅的一个实施例中，侧壁16可相对于包含顶部表面11的平面倾斜约35度的倾斜角度，与相对于[100]表面法线的[111]平面的法线的角度一致。侧壁16从衬底12的顶部表面11向衬底12中深入给定深度，并与凹槽底部18相交，该凹槽底部横向设置于相对的侧壁16之间。暴露于凹槽底部18的衬底12的表面可被包含于与包含衬底12的顶部表面11的平面平行的平面中。各侧壁16在沿侧壁16的下边缘延伸的角落17处与位于凹槽底部18的表面相交。各角落17沿凹槽底部18的相对侧设置，该凹槽底部从一个角落17横向延伸至相对的角落17。各侧壁16还在沿侧壁16的上边缘延伸的角落15处与衬底12的顶部表面11相交。位于凹槽底部18的衬底12的表面围绕由角落17定义的周边可为矩形，且围绕凹槽10的入口的衬底12的顶部表面11围绕由角落15定义的周边同样可具有矩形形状。请参照图3、4，其中，类似的附图标记表示图1、2中类似的特征，且在下一制造阶段，移除蚀刻掩膜14，并形成围绕凹槽10的浅沟槽隔离区20。浅沟槽隔离区20可包含介电材料，例如二氧化硅，其通过化学气相沉积沉积于通过掩蔽蚀刻工艺在衬底12中所蚀刻的沟槽中，抛光，并去釉。浅沟槽隔离区20在尺寸上(例如，在长度及宽度上)略大于凹槽10，以使角落15被浅沟槽隔离区20围绕。由于该尺寸差异，衬底12的部分13以条带形式设置于角落15与浅沟槽隔离区20之间的顶部表面11。衬底12的部分13的顶部表面11可为平坦的且平面的。在侧壁16的表面下方的衬底12中以及在顶部表面11下方的衬底12的部分13中形成具有相反极性的导电类型的阱22、24。通过例如在凹槽10的各侧壁16下方的衬底12的部分中以及在围绕凹槽10的衬底12的部分13中进行离子注入来引入一种导电类型的掺杂物，可形成阱22。通过例如在各侧壁16下方的衬底12的部分中以及在围绕凹槽10的衬底12的部分13中进行离子注入来引入具有相反导电类型的掺杂物，可形成阱24。相应的图案化注入掩膜可用以定义阱22、24的选定位置，并在形成各阱22、24以后剥离。在一个实施例中，阱22可在形成阱24之前形成。在一个实施例中，阱22的半导体材料可包括有效赋予n型导电性的n型掺杂物(例如，磷或砷)，且阱24的半导体材料可包括有效赋予p型导电性的p型掺杂物(例如，硼)。注入条件(例如，动能及剂量)经选择以形成具有所需掺杂分布及浓度的各阱22、24。在一个实施例中，阱22、24可由通过选择注入条件所形成的中等掺杂的半导体材料构成。位于顶部表面11下方的阱22、24分别相对于顶部表面11延伸给定深度至衬底12中。在一个实施例中，阱22、24可相对于顶部表面11延伸相同的深度至衬底12中。阱22包括区段26、28，其以条带形式在衬底12中沿凹槽10的侧壁16向下延伸，并且还位于衬底12的部分13中。阱22还包括区段30，其以条带形式在衬底12中沿凹槽10的侧壁16向下延伸，并且还位于顶部表面11处的衬底12的部分13中。与任一区段26、28相本文档来自技高网...

【技术保护点】
1.一种用于霍尔传感器的结构，该结构包括：/n半导体本体，包括第一表面以及定义与该第一表面相交的霍尔表面的倾斜侧壁；/n第一阱，位于该半导体本体中，该第一阱具有部分位于该第一表面下方且部分位于该霍尔表面下方的第一区段；以及/n多个接触，位于该半导体本体中，各该多个接触与位于该半导体本体的该第一表面下方的该第一阱的该第一区段耦接。/n

【技术特征摘要】
20191101 US 16/671,6131.一种用于霍尔传感器的结构，该结构包括：
半导体本体，包括第一表面以及定义与该第一表面相交的霍尔表面的倾斜侧壁；
第一阱，位于该半导体本体中，该第一阱具有部分位于该第一表面下方且部分位于该霍尔表面下方的第一区段；以及
多个接触，位于该半导体本体中，各该多个接触与位于该半导体本体的该第一表面下方的该第一阱的该第一区段耦接。


2.如权利要求1所述的结构，其中，该半导体本体为半导体衬底，且该倾斜侧壁从该半导体衬底的该第一表面延伸至该半导体衬底中，以定义凹槽的部分。


3.如权利要求2所述的结构，其中，该半导体衬底包括暴露于该凹槽的底部的第二表面，且位于该倾斜侧壁上的该霍尔表面与该半导体衬底的该第二表面相交于角落。


4.如权利要求2所述的结构，其中，位于该倾斜侧壁上的该霍尔表面与该半导体衬底的该第一表面相交于角落。


5.如权利要求1所述的结构，还包括：
半导体衬底，具有顶部表面，
其中，该半导体本体是从该半导体衬底的该顶部表面突出的半导体鳍片，该第一表面是该半导体鳍片的顶部表面，且位于该倾斜侧壁上的该霍尔表面相对于该半导体鳍片的该顶部表面倾斜一角度。


6.如权利要求5所述的结构，其中，位于该倾斜侧壁上的该霍尔表面与该半导体衬底的该顶部表面相交于角落。


7.如权利要求5所述的结构，其中，位于该倾斜侧壁上的该霍尔表面与该半导体鳍片的该顶部表面相交于角落。


8.如权利要求1所述的结构，其中，该第一阱具有第一导电类型，且还包括：
第二阱，位于该半导体本体中，该第二阱具有各自沿该倾斜侧壁延伸的第一区段及第二区段，且该第二阱具有与该第一导电类型相反的极性的第二导电类型，
其中，位于该倾斜侧壁上的该霍尔表面横向位于该第二阱的该第一区段与该第二阱的该第二区段之间。


9.如权利要求1所述的结构，其中，该第一阱包括位于该半导体本体的该第一表面下方并沿该倾斜侧壁延伸的第二区段，且还包括：
第二阱，位于该半导体本体中，该第二阱具有部分横向设置于该第一阱的该第二区段与该霍尔表面之间的第一区段，
其中，该第一阱具有第一导电类型，且该第二阱具有与该第一导电类型相反的极性的第二导电类型。


10.如权利要求9所述的结构，其中，该第一阱包括位于该半导体本体的该第一表面下方并在该倾斜侧壁下方的该半导体本体中延伸的第三区段，且该第二阱包括部分横向位于该第一阱的该第三与该霍尔表面之间的第二区段。


11.如权利要求10所述的结构，其中，该多个接触包括位于该半导体本体中的第一接触及第二接触，该多个接触具有该第一导电类型，与该第一阱相比具有较高的掺杂物浓度，该第一接触与位于该半导体本体的该第一表面的该第一阱的该第二区段耦接，且该第二接触与位于该半导体本体的该...

【专利技术属性】
技术研发人员：郑萍，刘斌，卓荣发，陈学深，R·K·贾恩，郭克文，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：新加坡;SG