【技术实现步骤摘要】
专利技术
技术介绍
领域本专利技术涉及一种。具体的，本专利技术涉及一种半导体集成电路以及控制这种半导体集成电路的方法，该半导体集成电路包含保存并且恢复半导体集成电路内部状态的电路。
技术介绍
近来，具有待机功能和恢复功能的低功耗功能的半导体集成电路引人关注。通常，当停止半导体集成电路的电源时，除了非易失性存储器以外的内部状态会丢失。因此，为了从刚刚停止电路电源之前的状态重新开始电路的操作，必须保持该内部状态。例如，在日本公开专利申请(JP-A-Heisei 6-52070)中公开了一种常规的集成电路，其中，当停止电源时，该集成电路在外部存储器上存储和保持那些在寄存器中保持的内部状态数据。这种常规的集成电路具有多个寄存器，数据保存单元和数据恢复单元。将多个寄存器连接以形成扫描链，并且数据保存单元响应于外部信号，在数据保存模式中控制多个寄存器以形成该扫描链，并且通过所形成的扫描链向外读取保持在每个寄存器中的数据。这时，数据保存单元执行将内部状态数据串行/并行转换为预定比特宽度的数据，并且通过数据I/O单元将该数据存储在数据保护存储器中。数据恢复单元响应于外部信号，在数据恢复...
【技术保护点】
一种半导体集成电路，包括：目标电路，其至少包括具有子扫描链级的扫描链，用于在扫描通路测试模式中响应于时钟信号依次移位测试数据，每个所述子扫描链包括串联连接的第一触发器；以及备份控制电路，其被构成为用于控制所述目标电路和存储器 ，使得在保存模式中，通过所述子扫描链，将指出所述目标电路内部状态的多个子内部状态数据存储在所述存储器中，作为多个写入数据，并且在恢复模式中将所述多个子内部状态数据从所述存储器中读出作为多个读取数据，并且设定在所述子扫描链中。
【技术特征摘要】
JP 2005-12-8 2005-3544921.一种半导体集成电路，包括目标电路，其至少包括具有子扫描链级的扫描链，用于在扫描通路测试模式中响应于时钟信号依次移位测试数据，每个所述子扫描链包括串联连接的第一触发器；以及备份控制电路，其被构成为用于控制所述目标电路和存储器，使得在保存模式中，通过所述子扫描链，将指出所述目标电路内部状态的多个子内部状态数据存储在所述存储器中，作为多个写入数据，并且在恢复模式中将所述多个子内部状态数据从所述存储器中读出作为多个读取数据，并且设定在所述子扫描链中。2.如权利要求1所述的半导体集成电路，其中所述存储器包含在所述半导体集成电路中。3.如权利要求1所述的半导体集成电路，还包括总线接口部分，以及，其中，所述备份控制电路控制所述目标电路和所述存储器，使得在保存模式中，通过所述子扫描链将所述多个子内部状态数据提取并且通过总线接口部分将多个子内部状态数据存储到存储器中，作为所述多个写入数据，并且在恢复模式中，通过所述总线接口部分，将所述多个子内部状态数据从所述存储器中读出，作为所述多个读取数据。4.如权利要求1-3中任一个所述的半导体集成电路，其中所述多个子扫描链中的每一个包括选择器部分，其被构成为用于选择多个输入数据中的一个，该输入数据包括从前一级所述子扫描链输出到当前级所述子扫描链的作为所述多个写入数据中的一个的前一级写入数据、和对应于所述当前级子扫描链的作为所述多个读取数据中的一个的当前级读取数据；以及，所述第一触发器，其串联连接在所述选择器部分之后，并且被构成为用于响应于所述时钟信号，对所述选择器部分的所选数据进行移位。5.如权利要求4所述的半导体集成电路，其中所述选择器部分可以选择下述内容中的一个所述前一级写入数据、所述当前级读取数据、和从所述当前级子扫描链输出的作为所述多个写入数据中的一个的当前级写入数据。6.如权利要求5所述的半导体集成电路，其中所述选择器部分包括第一选择器电路，其被构成为用于选择所述当前级读取数据和所述当前级写入数据中的一个；以及，第二选择器电路，其被构成为用于选择所述前一级写入数据和所述第一选择器电路的所选数据中的一个。7.如权利要求4所述的半导体集成电路，其中在所述多个子扫描链上所述第一触发器的数目相同。8.如权利要求4所述的半导体集成电路，其中，当所述多个子扫描链的所述第一触发器的数目不同时，基于所述子扫描链的所述第一触发器数目，确定提供给所述多个子扫描链中每一个的所述时钟信号的脉冲数目。9.如权利要求4所述的半导体集成电路，还包括第二触发器，其添加到所述多个子扫描链中的某些子扫描链，使得在所述多个子扫描链上所述触发器的数目变成相同。10.如权利要求9所述的半导体集成电路，其中将至少一个所述第二触发器...
【专利技术属性】
技术研发人员：下冈正明，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。