将一个处理器与一个协处理器相接口的方法技术

本发明专利技术涉及一种将一个处理器与一个协处理器相接口的方法和装置。其中，一个处理器（１２）向协处理器（１４）的接口，它支持多个协处理器（１４，１６），用于使用编译器生成软件类型函数调用和返回，指令执行，以及可变加载和存储接口指令。在一个双向共享总线（２８）上，或是通过寄存器窥探和广播显式地，或者通过函数调用和返回以及可变加载和存储接口指令隐式地，在处理器（１２）和协处理器（１４）之间移动数据。在断言一个执行信号之前，通过否定一个译码信号，指示已译码的指令删除来提供流水线操作。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有一个处理器和至少一个协处理器的一个数据处理系统，尤其涉及将一个处理器与一个协处理器相接口的一种方法和装置。
技术介绍
通过专用的和专门的硬件功能元件，扩展一个基准体系结构处理器功能的能力是可测量的和可扩展的体系结构的一个重要方面。用于扩展一个基准体系结构处理器功能的优选方式中的一种是通过使用协处理器。这些协处理器通常是在处理器的指引下运行的专用的单用途处理器。协处理器一个常用的用途是用作数学协处理器，有选择的为没有直接提供浮点能力的体系结构提供这个功能。这种数学协处理器的例子是Intel 8087和80287。协处理器的其它可能的用途或类型包括乘-累加器，调制器/解调器(调制解调器)，数字信号处理器(DSP)，维特比计算器，加密处理器，图像处理器和向量处理器。对于协处理器已经有两种不同的方法。一方面，对于数字设备公司(DEC)的PDP-11系列计算机，将浮点单元与它的主处理器紧密耦合。出现的一个问题是这种紧密耦合要求主处理器要知道协处理器计算的实际数量。这使电路设计复杂起来，这样，将一个新协处理器加到一个集成系统上的扩展是一个主要的工程问题。可选的实现方法是将协处理器与主处理器松散耦合。这样做的益处是从主处理器中提取并分离出协处理器的操作，并且能够真正减少将一个新的协处理器与一个已存在的处理器相集成时所要做的工作。但是这也必然要花费代价。性能的损失是这种方法的一个问题。由这种松耦合所引起的这种类型的性能命中的一个问题是调用这样一个协处理器时无亏损点也相应地增加。这样，对于协处理器，许多其它的吸引人的应用的效能价格比并不合算。此外，这样一种方法经常要求使用一条总线，还有所有的相应的附加电路和芯片区域。这样具有一个协处理器接口就是非常重要的，将接口紧密耦合，使得接口的使用足够快，甚至在调用相对简单的函数时也占有优势，同时将接口提取成这样一个扩展，从任何给定的协处理器的细节中将处理器的体系结构尽可能多的分离出来。后者中的一部分包括使接口程序设计器友好，目的是可以方便使用软件而不是硬件设计新的协处理器应用。
技术实现思路
本专利技术提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；向所述协处理器总线提供第二控制信号以指示所述指令的执行进行到何时；以及如果在断言所述第二控制信号之前所述第一控制信号被否定，则停止所述指令的处理。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及如果在所述指令之前早先的指令的执行导致异常，则忽略所述第一控制信号并停止所述指令的处理。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及如果从所述处理器内的指令寄存器丢弃所述指令，则忽略所述第一控制信号并停止所述指令的处理。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及从所述协处理器总线接收第二控制信号，所述第二控制信号用于帮助所述协处理器填充所述协处理器内的指令缓冲器。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；以及与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述处理器是否工作在管理模式的第一控制信号。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及从所述协处理器接收第二控制信号，所述第二控制信号指示所述指令的所述预定的部分是否在所述协处理器内导致异常。本专利技术还提供一种用于协处理器响应经由协处理器总线耦合至所述协处理器的处理器所接收的指令而执行操作的方法，所述方法包括步骤经由所述协处理器总线的第一部分从所述处理器接收所述指令的至少预定的部分，并且经由所述协处理器总线的第二部分从所述处理器接收指示所述指令正在由所述处理器译码的第一控制信号；启动所述指令的执行；以及向所述处理器提供指示所述指令是否导致异常的控制信号。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤在所述处理器接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；在所述协处理器从所述处理器接收，经由所述协处理器总线的第一部分接收所述指令的至少预定的部分；以及第一控制信号；以及经由所述协处理器总线的第三部分向所述处理器提供指示所述指令是否导致异常的第二控制信号。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及其中所述方法还包括步骤经由所述协处理器总线在所述处理器和所述协处理器之间传输至少一个信息值；并且如果所述至少一个信息值正在从所述处理器向所述协处理器传输，则向所述协处理器总线提供第二控制信号，以指示所述至少一个信息值已经由所述处理器提供。本专利技术还提供一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤在所述处理器接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总本文档来自技高网...

【技术保护点】
一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤：接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供：经由所述协处理器总线的第一部分 提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；向所述协处理器总线提供第二控制信号以指示所述指令的执行进行到何时；以及如果在断言所述第二控制信号之前 所述第一控制信号被否定，则停止所述指令的处理。

【技术特征摘要】
US 1997-9-5 9245181.一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；向所述协处理器总线提供第二控制信号以指示所述指令的执行进行到何时；以及如果在断言所述第二控制信号之前所述第一控制信号被否定，则停止所述指令的处理。2.一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及如果在所述指令之前早先的指令的执行导致异常，则忽略所述第一控制信号并停止所述指令的处理。3.一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及如果从所述处理器内的指令寄存器丢弃所述指令，则忽略所述第一控制信号并停止所述指令的处理。4.一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述指令正在由所述处理器译码的第一控制信号；以及从所述协处理器总线接收第二控制信号，所述第二控制信号用于帮助所述协处理器填充所述协处理器内的指令缓冲器。5.一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；以及与所述译码至少部分地同时向所述协处理器提供经由所述协处理器总线的第一部分提供所述指令的至少预定的部分；以及经由所述协处理器总线的第二部分提供指示所述处理器是否工作在管理模式的第一控制信号。6.一种用于处理器经由协处理器总线启动协处理器执行处理器接收的指令并由此执行所述指令的方法，所述方法包括步骤接收所述指令；译码所述指令；与所述译码至...

【专利技术属性】
技术研发人员：威廉姆C莫耶，约翰阿兰德斯，杰夫里W斯考特，
申请(专利权)人：自由度半导体公司，
类型：发明
国别省市：US[美国]