存储器控制电路及存储器控制方法技术

一种存储器控制电路，控制存储最大Ｌ位数据的ｋ位宽的ｍ个存储器（第１～第ｍ存储器），具备：地址输入电路，根据地址低ｊ位确定存储数据最初ｋ位的存储器（第ｎ存储器），将地址高Ａ－ｊ位输入到第ｎ～第ｍ存储器，将该地址加１后的地址输入到第１～第ｎ－１存储器；数据输入电路，按第ｎ～第ｍ存储器、第１～第ｎ－１存储器的顺序，输入按每ｋ位分割的分割数据；数据输出电路，按第ｎ～第ｍ存储器、第１～第ｎ－１存储器的顺序，从与数据宽对应数量的存储器读出所述分割数据；和存储器选择电路，按第ｎ～第ｍ存储器、第１～第ｎ－１存储器的顺序，使Ｄ／ｋ个存储器为可读写的状态。由此不导致使用效率降低及处理负荷增大，可读写数据宽不同的数据。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
图21是表示一般的存储器的构成的图。存储器50可以进行由A位地址指定的最大为L位的数据的读写。在这样的存储器50中，作为存储图22所示那样的数据宽不同的各种各样的数据的方法，认为有两个方法。如图23所示，第一个方法是将各个数据存储于一个地址的方法(例如，专利文献1)。然后如图24所示，第二个方法是尽可能多地将数据宽不同的多个数据存储于存储器50的方法。专利文献1特开平6-266614号公报但是，若使用图23所示的方法，则当存储了数据宽小于L位的数据时，产生未使用的数据区域(无效数据区域)，存储器的使用效率降低。另外，若使用图24所示的方法，虽然不产生无效数据区域，提高了存储器50的使用效率，但在将数据写入存储器50之前或从存储器50读出数据之后，需要进行数据的打包(packing)或展开(unpacking)的处理，从而增大了处理负荷。
技术实现思路
本专利技术正是鉴于上述问题而实现的，其目的在于提供一种不会导致存储器的使用效率降低及处理负荷增大，并可以读写数据宽不同的各种各样的数据的。为了达到上述目的，本专利技术的存储器控制电路，其对k位宽的m(＝L/k本文档来自技高网...

【技术保护点】
一种存储器控制电路，其对ｋ位宽的ｍ（＝Ｌ／ｋ）个存储器（第１～第ｍ存储器）进行控制，这些存储器对数据宽（Ｄ位）为ｋ位的整数倍且最大为Ｌ位的数据进行存储，该存储器控制电路具备：地址输入电路，根据表示所述数据的存储目的地的Ａ位地址中的规定的ｊ位的开始位置指定地址，确定所述ｍ个存储器中的存储所述数据的最初ｋ位的存储器（第ｎ存储器），将所述Ａ位地址中的除所述规定的ｊ位以外的Ａ－ｊ位作为指定所述数据的存储目的地的第一指定地址并输入到所述第ｎ～第ｍ存储器，将对所述指定地址加１而得到的第二指定地址输入到所述第１～第ｎ－１存储器；数据输入电路，根据所述开始位置指定地址，按照所述第ｎ～第ｍ存储器、所述第１～第ｎ...

【技术特征摘要】
JP 2005-12-22 2005-3698481.一种存储器控制电路，其对k位宽的m(＝L/k)个存储器(第1～第m存储器)进行控制，这些存储器对数据宽(D位)为k位的整数倍且最大为L位的数据进行存储，该存储器控制电路具备地址输入电路，根据表示所述数据的存储目的地的A位地址中的规定的j位的开始位置指定地址，确定所述m个存储器中的存储所述数据的最初k位的存储器(第n存储器)，将所述A位地址中的除所述规定的j位以外的A-j位作为指定所述数据的存储目的地的第一指定地址并输入到所述第n～第m存储器，将对所述指定地址加1而得到的第二指定地址输入到所述第1～第n-1存储器；数据输入电路，根据所述开始位置指定地址，按照所述第n～第m存储器、所述第1～第n-1存储器的顺序，输入将所述数据按每k位分割后的分割数据；数据输出电路，根据所述开始位置指定地址，按照所述第n～第m存储器、所述第1～第n-1存储器的顺序，从与所述数据的数据宽对应的数量的存储器中读出所述分割数据，并作为所述数据而输出；和存储器选择电路，根据所述开始位置指定地址和所述数据的数据宽，按照所述第n～第m存储器、所述第1～第n-1存储器的顺序，使D/k个存储器变为可读写的状态。2.根据权利要求1所述的存储器控制电路，其特征在于，所述数据输出电路构成为包括输出数据重排电路，根据所述开始位置指定地址，按照所述第n～第m存储器、所述第1～第n-1存储器的顺序，重排并输出从所述m个存储器输出的k位分割数据；和输出数据选择电路，从由所述输出数据重排电路输出的m个分割数据中，选择并输出与所述数据的数据宽对应的分割数据。3.根据权...

【专利技术属性】
技术研发人员：黑田隆，本田岩，富田典幸，大桥秀纪，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[]