一种铜基电路板制作方法及铜基电路板技术

本发明专利技术公开了一种铜基电路板制作方法及铜基电路板，制作方法包括以下步骤：在铜基板表面贴干膜层，对干膜层开窗；采用蚀刻的方式，在开窗图形位置上，在铜基板上蚀刻出槽体；褪去干膜层；在覆铜板的电路层铜层上制作电路图形，在覆铜板的表面铜层上制作与电路图形所对应的表层图形；取一第二介质层放置于铜基板和覆铜板之间，将铜基板和覆铜板进行压合，将电路图形压入槽体内，第一介质层与第二介质层压合形成介质层，表层图形压入介质层内；采用蚀刻的方式，蚀去表层图形；采用打磨的方式，去除铜基板表面的介质层；在铜基板表面制作保护层，得到铜基电路板。本发明专利技术制作成本低，简单高效，提升铜基电路板的可靠性。

【技术实现步骤摘要】
一种铜基电路板制作方法及铜基电路板
本专利技术涉及电路板制造领域，特别涉及一种铜基电路板制作方法及铜基电路板。
技术介绍
对于某些支持大电流通量或极高散热需求的电路板产品，需要采用较厚的铜基板作为电路板的基板。目前一般的铜基电路板制作方法为在铜基板表面增加一层介质层，在介质层上制作电路图形，再用保护层覆盖电路图形。现有的制作方法有以下缺点：（1）由于电路板需要支持大电流、高散热的应用场景，在铜基板表面增加的介质层，与铜基之间的结合力要求较高，因此带来的制作要求较高，从而使制作成本增加，且如果出现轻微的分层，则在应用过程中会造成较为严重的后果。（2）对于某些对电路板有较高厚度限制的应用模块，要求电路图形不能高出铜基板表面，因此，目前的做法难以满足此类需求。（3）由于电路图形位于铜基板上方，且电路图形与铜基板之间间隔较厚的介质层，因此铜基板的散热效率不能有效发挥。基于以上问题，需要提供一种新型的铜基电路板制作方法，以满足大电流、高散热应用模块的电路板需求。
技术实现思路
本专利技术要解决的技术问题是提供一种铜基电路板制作方法及铜基电路板，通过在铜基板蚀刻出槽体，将电路图形压入所述槽体内，实现电路图形不高于铜基板的需求，能够提升铜基电路板的可靠性，满足大电流、高散热应用模块的电路板需求。第一方面，本专利技术提供了一种铜基电路板制作方法，所述铜基电路板包括铜基板和覆铜板，所述覆铜板包括自上而下压合的表面铜层、第一介质层和电路层铜层，该制作方法包括以下步骤：<br>在铜基板表面贴干膜层，对所述干膜层开窗，开窗图形与后续所需蚀刻的槽体的图形相同；采用蚀刻的方式，在所述开窗图形位置上，在所述铜基板上蚀刻出槽体；褪去所述干膜层，得到具有槽体的铜基板；在覆铜板的电路层铜层上制作电路图形，在覆铜板的表面铜层上制作与所述电路图形所对应的表层图形，所述表层图形的面积大于所述槽体的槽口面积，得到具有电路图形的覆铜板；取一第二介质层放置于具有槽体的铜基板和具有电路图形的覆铜板之间，将具有槽体的铜基板和具有电路图形的覆铜板进行压合，将所述电路图形压入所述槽体内，所述第一介质层与所述第二介质层压合形成介质层，所述介质层位于所述铜基板表面以及所述槽体内，所述表层图形压入所述介质层内；采用蚀刻的方式，蚀去所述表层图形；采用打磨的方式，去除所述铜基板表面的介质层；在所述铜基板表面制作保护层，得到铜基电路板。进一步的，所述铜基板的厚度为2～5mm。进一步的，所述槽体深度为1～3mm，采用多次蚀刻的方式形成所述槽体，每次蚀刻深度为槽体深度的1/5～1/3。进一步的，所述覆铜板的第一介质层的厚度与所述槽体深度相同。进一步的，所述表层图形的单边比所述槽体的单边大1～5mm。进一步的，所述第二介质层的材质与所述第一介质层的材质相同，所述第二介质层的厚度为所述槽体深度的1/2。进一步的，所述保护层为丝印阻焊层或覆盖膜层。第二方面，本专利技术还提供了一种铜基电路板，该铜基电路板为采用上述的铜基电路板制作方法制成。采用上述技术方案，整个制作方法制作成本低，简单高效，提升了产品的可靠性，发挥了铜基电路板的良好的大电流、高散热的应用性能，采用嵌入式的电路图形结构，将介质层和电路图形压合进铜基板的槽体中，有效增加了介质层与铜基板的结合力，避免图形分层、脱落，同时实现了电路图形不高于铜基板表面的需求，使得铜基电路板在安装过程和使用过程的可靠性更高，避免了电路的脱落、磕碰等问题，基于铜基电路板的结构设计与制作方法，在制作过程中对电路图形、压合排版结构的合理设计，与整体制作流程的结合，形成有效的全流程制作效果，提升了产品的可靠性，发挥了铜基高散热电路板的良好的大电流、高散热的应用性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的铜基电路板制作方法的流程图；图2为现有技术中铜基电路板的结构示意图；图3为本专利技术的实施例中在铜基板表面贴干膜层的结构示意图；图4为本专利技术的实施例中对干膜层开窗的结构示意图；图5为本专利技术的实施例中对干膜层开窗的结构示意图；图6为本专利技术的实施例中具有槽体的铜基板的结构示意图；图7为本专利技术的实施例中覆铜板的结构示意图；图8为本专利技术的实施例具有电路图形的覆铜板的结构示意图；图9为本专利技术的实施例具有槽体的铜基板和具有电路图形的覆铜板进行压合前的结构示意图；图10为本专利技术的实施例具有槽体的铜基板和具有电路图形的覆铜板进行压合后的结构示意图；图11为图10蚀去所述表层图形后的结构示意图；图12为本专利技术的实施例去除所述铜基板表面的介质层后的结构示意图；图13为本专利技术的实施例的铜基电路板的结构示意图。附图标记说明如下：100-铜基板、101-干膜层、1011-开窗图形、102-槽体；200-覆铜板、201-表面铜层、2011-表层图形、202-第一介质层、203-电路层铜层、2031-电路图形；300-介质层、301-第二介质层；400-保护层。具体实施方式下面结合附图对本专利技术的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本专利技术，但并不构成对本专利技术的限定。此外，下面所描述的本专利技术各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。本专利技术提供了一种铜基电路板制作方法，请查阅图1，图1为本专利技术的铜基电路板制作方法的流程图，所述铜基电路板包括铜基板和覆铜板，所述覆铜板包括自上而下压合的表面铜层、第一介质层和电路层铜层，该制作方法包括以下步骤：S1:在铜基板表面贴干膜层，对所述干膜层开窗，开窗图形与后续所需蚀刻的槽体的图形相同；S2:采用蚀刻的方式，在所述开窗图形位置上，在所述铜基板上蚀刻出槽体；S3:褪去所述干膜层，得到具有槽体的铜基板；S4:在覆铜板的电路层铜层上制作电路图形，在覆铜板的表面铜层上制作与所述电路图形所对应的表层图形，所述表层图形的面积大于所述槽体的槽口面积，得到具有电路图形的覆铜板；S5:取一第二介质层放置于具有槽体的铜基板和具有电路图形的覆铜板之间，将具有槽体的铜基板和具有电路图形的覆铜板进行压合，将所述电路图形压入所述槽体内，所述第一介质层与所述第二介质层压合形成介质层，所述介质层位于所述铜基板表面以及所述槽体内，所述表层图形压入所述介质层内；S6:采用蚀刻的方式，蚀去所述表层图形；S7:采用打磨的方式，去除所述铜基板表面的介质层；S8:在所述铜基板表面制作保护层，得到铜基电路板。<本文档来自技高网...

【技术保护点】
1.一种铜基电路板制作方法，所述铜基电路板包括铜基板和覆铜板，所述覆铜板包括自上而下压合的表面铜层、第一介质层和电路层铜层，其特征在于，制作方法包括以下步骤：/n在铜基板表面贴干膜层，对所述干膜层开窗，开窗图形与后续所需蚀刻的槽体的图形相同；/n采用蚀刻的方式，在所述开窗图形位置上，在所述铜基板上蚀刻出槽体；/n褪去所述干膜层，得到具有槽体的铜基板；/n在覆铜板的电路层铜层上制作电路图形，在覆铜板的表面铜层上制作与所述电路图形所对应的表层图形，所述表层图形的面积大于所述槽体的槽口面积，得到具有电路图形的覆铜板；/n取一第二介质层放置于具有槽体的铜基板和具有电路图形的覆铜板之间，将具有槽体的铜基板和具有电路图形的覆铜板进行压合，将所述电路图形压入所述槽体内，所述第一介质层与所述第二介质层压合形成介质层，所述介质层位于所述铜基板表面以及所述槽体内，所述表层图形压入所述介质层内；/n采用蚀刻的方式，蚀去所述表层图形；/n采用打磨的方式，去除所述铜基板表面的介质层；/n在所述铜基板表面制作保护层，得到铜基电路板。/n

【技术特征摘要】
1.一种铜基电路板制作方法，所述铜基电路板包括铜基板和覆铜板，所述覆铜板包括自上而下压合的表面铜层、第一介质层和电路层铜层，其特征在于，制作方法包括以下步骤：
在铜基板表面贴干膜层，对所述干膜层开窗，开窗图形与后续所需蚀刻的槽体的图形相同；
采用蚀刻的方式，在所述开窗图形位置上，在所述铜基板上蚀刻出槽体；
褪去所述干膜层，得到具有槽体的铜基板；
在覆铜板的电路层铜层上制作电路图形，在覆铜板的表面铜层上制作与所述电路图形所对应的表层图形，所述表层图形的面积大于所述槽体的槽口面积，得到具有电路图形的覆铜板；
取一第二介质层放置于具有槽体的铜基板和具有电路图形的覆铜板之间，将具有槽体的铜基板和具有电路图形的覆铜板进行压合，将所述电路图形压入所述槽体内，所述第一介质层与所述第二介质层压合形成介质层，所述介质层位于所述铜基板表面以及所述槽体内，所述表层图形压入所述介质层内；
采用蚀刻的方式，蚀去所述表层图形；
采用打磨的方式，去除所述铜基板表面的介质层；
在所述铜基板表面制作保护层，得到铜基电路板。

...

【专利技术属性】
技术研发人员：鲁科，刘克红，何玉霞，李强，王培培，刘克敢，钟兰，
申请(专利权)人：深圳市鼎盛电路技术有限公司，
类型：发明
国别省市：广东;44