一种倒装LED芯片及其制备方法技术

本发明专利技术公开了一种倒装LED芯片及其制备方法，属于芯片技术领域。本发明专利技术提出的倒装LED芯片，包括ITO层，ITO层的一侧具有粗糙表面；复合反射层，复合反射层包括沿粗糙表面依次叠加的银镜层、二氧化硅层和DBR层。本发明专利技术中，由于ITO层的粗糙表面，增加了ITO层与银镜层之间的粘结强度，因此可省略传统倒装LED芯片中，ITO层与银镜层之间的金属粘结层，节约了成本，提升了亮度；二氧化硅层，兼具绝缘层和银镜层的保护层的作用，因此可省略传统倒装LED芯片中，金属保护层的设置，节约了成本，增加了良率。

【技术实现步骤摘要】
一种倒装LED芯片及其制备方法
本专利技术属于芯片
，具体涉及一种倒装LED芯片及其制备方法。
技术介绍
正装LED芯片会出现电极挤占发光面积从而影响发光效率的问题，因此芯片研发人员设计了倒装结构，即把正装芯片倒置，使发光层激发出的光直接从电极的另一面发出(衬底最终被剥去，芯片材料是透明的)，该结构在大功率芯片较多用到。倒装LED芯片具有以下显著优点，一是可通大电流使用；二是尺寸可以做到更小，光学更容易匹配；三是散热功能的提升，使芯片的寿命得到了提升；四是抗静电能力的提升；五是为后续封装工艺发展打下基础。目前的倒装LED芯片主要分两种工艺方向，一种以DBR作为反射层，一种以银镜作为反射层。但这两种反射层的倒装LED芯片都有各自的缺点：DBR反射层膜质比较脆，在切割崩裂时容易出现裂纹，进而影响可靠性，同时DBR反射层的亮度较银镜反射层低；银镜反射层，膜质比较容易氧化，因此必须添加金属保护层以防止银镜反射层的氧化；此外，银镜层跟ITO层的粘附性不好，因此需要在两者之间加上Ni金属层作为过渡层，而Ni本身有吸光的效果，这降低了银镜的反射率，进而导致了亮度的下降。
技术实现思路
本专利技术旨在至少解决上述现有技术中存在的技术问题之一。为此，本专利技术提出一种倒装LED芯片，通过调整芯片结构和制备工艺，在同时设置DBR反射层和银镜层的基础上，省略了银镜层的金属保护层，以及银镜层与ITO层之间的金属粘结层，因此提高了所述倒装LED芯片的亮度，同时简化工艺、节约成本。本专利技术还提出一种上述倒装LED芯片的制备方法。根据本专利技术的一个方面，提出了一种倒装LED芯片，包括，ITO层，所述ITO层的一侧具有粗糙表面；复合反射层，所述复合反射层设于所述粗糙表面上，所述复合反射层包括沿所述粗糙表面依次叠加的银镜层、二氧化硅层和DBR层。根据本专利技术的一种优选的实施方式，至少具有以下有益效果：（1）本专利技术中，由于ITO层的粗糙表面，增加了ITO层与银镜层之间的粘结强度，因此可省略传统倒装LED芯片中，ITO层与银镜层之间的金属粘结层，节约了成本。（2）由于传统倒装LED芯片中，金属粘结层本身具有一定的吸光性，本专利技术省略了金属粘结层，进一步提升了倒装LED芯片的亮度。（3）本专利技术中，二氧化硅层，兼具绝缘层和银镜层的金属保护层的作用，因此可省略传统倒装LED芯片中的金属保护层，节约了成本。（4）本专利技术中，二氧化硅层还具有绝缘作用，避免了倒装LED芯片切割过程中，因DBR层崩裂而出现的漏电现象，增加了产品的良率。（5）传统银镜层的保护层为TiW层，该材质进行高温合金反应后容易因应力不均而出现裂纹，本申请省略了金属保护层，因此提升了成品率。（6）本专利技术提供的复合反射层，将银镜层与DBR层复合使用，两者发生协同作用，提升了倒装LED芯片的亮度。在本专利技术的一些实施方式中，所述ITO层厚度为30nm~45nm。在本专利技术的一些实施方式中，所述银镜层厚度为150nm~200nm。在本专利技术的一些实施方式中，所述二氧化硅层厚度为250nm~400nm。在本专利技术的一些实施方式中，所述DBR层厚度为2500nm~3000nm。根据本专利技术的再一个方面，提出了所述倒装LED芯片的制备方法，包括如下步骤：S1.在衬底上依次设置N型GaN层、发光量子阱、P型GaN层和所述ITO层；S2.自所述ITO层开始，刻蚀步骤S1所得部件的局部区域直至露出所述N型GaN层，形成N-GaN台面；S3.腐蚀所述ITO层，形成所述粗糙表面；S4.刻蚀步骤S3所得部件边缘位置直至所述衬底，形成刻槽；S5.在所述N-GaN台面表面设置金属绑定层；S6.在步骤S5所得部件，所述粗糙表面上设置所述银镜层；S7.在步骤S6所得部件远离所述衬底一侧，依次设置全覆盖的所述二氧化硅层和DBR层；S8.垂直所述DBR层，自所述DBR层开始刻蚀步骤S7所得部件，至所述金属绑定层，形成N导电孔，至所述银镜层，形成P导电孔；S9.自所述N导电孔开始设置负电极，自所述P导电孔开始设置正电极，即得所述倒装LED芯片。在本专利技术的一些实施方式中，步骤S1中，所述衬底为蓝宝石。在本专利技术的一些实施方式中，步骤S1中，所述N型GaN层、发光量子阱和P型GaN层的设置方法为MOCVD。在本专利技术的一些实施方式中，步骤S1中，所述ITO层的设置方法为磁控溅射。在本专利技术的一些实施方式中，步骤S2中，所述刻蚀，方法为，先充分过刻蚀掉对应区域的ITO层，再干法刻蚀掉发光量子阱和P型GaN层，直至N型GaN层。在本专利技术的一些实施方式中，所述充分过刻蚀是采用蚀刻液把有光刻胶保护的ITO也蚀刻掉2~3μm。在本专利技术的一些实施方式中，步骤S3中，所述粗糙表面，设置方法为以酸的水溶液进行腐蚀。在本专利技术的一些实施方式中，所述酸的水溶液，为硝酸水溶液和硫酸水溶液中的至少一种。在本专利技术的一些实施方式中，所述粗糙表面，设置方法为以浓硫酸（质量百分数≥90%），于50℃~70℃下腐蚀6min~10min。在本专利技术的一些优选的实施方式中，所述粗糙表面，设置方法为以浓硫酸（质量百分数98%），于60℃下腐蚀8min。在本专利技术的一些实施方式中，步骤S3中，所述粗糙表面上有粗糙凸起，所述粗糙凸起高度为3nm~5nm。在本专利技术的一些实施方式中，步骤S4中，所述刻槽，设置方法为，先光刻保护所述刻槽之外的区域，再以等离子体刻蚀的方法，刻蚀至所述衬底。在本专利技术的一些实施方式中，步骤S5中，所述金属绑定层，为金属复合层，所述金属复合层包括在N-GaN层表面设置的Cr层，以及沿所述Cr层设置的Al层、Ti层、Pt层、Au层中的至少一层。在本专利技术的一些实施方式中，步骤S5中，所述金属绑定层的设置方法为，光刻保护与金属蒸镀相结合。在本专利技术的一些实施方式中，步骤S6中，所述银镜层的设置方法为光刻保护与磁控溅射相结合。在本专利技术的一些实施方式中，步骤S6和S7之间的等待时间≤3h。限制等待时间的目的是，尽量减少所述银镜层与空气中氧气的接触，防止所述银镜层的氧化。在本专利技术的一些实施方式中，步骤S7中，所述二氧化硅层的设置方法为等离子体增强化学的气相沉积法。在本专利技术的一些实施方式中，步骤S7中，所述DBR层的设置方法为真空蒸镀。在本专利技术的一些实施方式中，步骤S8中，所述N导电孔和所述P导电孔的设置方法为光刻保护与干法刻蚀相结合。在本专利技术的一些实施方式中，步骤S9中，所述正电极和所述负电极的材质为AuSn合金。在本专利技术的一些实施方式中，所述制备方法中，所有光刻保护步骤后，均需采用丙酮溶解光刻保护中应用的光刻胶。由于步骤S6之后，清洗光刻胶用的试剂为丙酮，不会导致所述银镜层的氧化；由于步骤S6和步骤S7之间的等待时间≤3h，加之步骤S7中本文档来自技高网...

【技术保护点】
1.一种倒装LED芯片，其特征在于，包括，/nITO层，所述ITO层的一侧具有粗糙表面；/n复合反射层，所述复合反射层设于所述粗糙表面上，所述复合反射层包括沿所述粗糙表面依次叠加的银镜层、二氧化硅层和DBR层。/n

【技术特征摘要】
1.一种倒装LED芯片，其特征在于，包括，
ITO层，所述ITO层的一侧具有粗糙表面；
复合反射层，所述复合反射层设于所述粗糙表面上，所述复合反射层包括沿所述粗糙表面依次叠加的银镜层、二氧化硅层和DBR层。


2.根据权利要求1所述的倒装LED芯片，其特征在于，所述ITO层厚度为30nm~45nm。


3.根据权利要求1所述的倒装LED芯片，其特征在于，所述银镜层厚度为150nm~200nm。


4.根据权利要求1所述的倒装LED芯片，其特征在于，所述二氧化硅层厚度为250nm~400nm。


5.根据权利要求1所述的倒装LED芯片，其特征在于，所述DBR层厚度为2500nm~3000nm。


6.一种如权利要求1~5任一项所述倒装LED芯片的制备方法，其特征在于，包括如下步骤：
S1.在衬底上依次设置N型GaN层、发光量子阱、P型GaN层和所述ITO层；
S2.自所述ITO层开始，刻蚀步骤S1所得部件的局部区域直至露出所述N型GaN层，形成N-GaN台面；
S3.腐蚀所述ITO层...

【专利技术属性】
技术研发人员：梁福盛，肖祖峰，黄嘉明，张超宇，丁亮，
申请(专利权)人：中山德华芯片技术有限公司，
类型：发明
国别省市：广东;44