用于个人计算机存储器区域的外部锁固机构制造技术

本发明专利技术针对存储器区域提供外部锁固机制的一种方法和系统。存储器包括与基本输入／输出系统（ＢＩＯＳ）数据相组合的多个第一储存位置和多个第二储存位置。多个第二储存位置包含仅在系统管理模式（ＳＭＭ）可读的多个第一区块以及在ＳＭＭ与除了ＳＭＭ以外的至少一个操作模式可读取的多个第二区块。计算机系统包括一总线、与该总线相连接的一存储器和与该总线相连接并通过总线访问该存储器的一装置。该存储器包括多个储存位置，分成多个存储器单元。该装置包括一个或更多个锁固结构，用以控制访问一个或更多的多个存储器单元。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及计算机系统，特别是涉及用来在一个人计算机系统中 控制访问内存区域的外部锁固机制。
技术介绍
本申请书是2001年5月10日所提出审査中美国专利申请第09/852， 372号名称为安全执行箱和其方法的一部分延续申请，其专利技术者为 DaleE.GuHck和GeoffreyS. Strongin。此申请书也是2001年5月10日所 提出审査中美国专利申请第09/852， 942号名称为用以加强安全性与易 处理性的计算机系统结构的一部分延续申请，其专利技术者为GeoffieyS. Strongin和Dale E. Gulick。图1A显示一示范计算机系统100。计算机系统100包括一处理器 102、 一北桥104、 一内存106、 一高等图形端口(Advanced Graphics Port, AGP)内存108、 一周边组件(Peripheral Component Interconnect, PCI) 总线IIO、 一南桥112、 一电池、一AT附加装置(AT Attachment, ATA) 接口114(一般称为IDE(Integrated Drive Electronics, IDE)接口)、 一通 用串行总线(universal serial bus, USB)接口 116、 一低接脚计数(Low Pin Co加t， LPC)总线118、 一输入/输出控制芯片(Superl/OTM)120以及基 本输入/输出系统(BIOS) 122。值得注意的是北桥104和南桥112可仅包 括单一芯片或多个芯片，而称为集合名词芯片组(chipset)。另外也值 得注意的是其它总线、装置和/或者子系统若有需要也可包括于计算机 系统100中，举例而言高速缓存、调制解调器、并行或串行接口、小型 计算机系统(SCSI)接口、网络接口卡片等等。[Superf/0为位于加州圣塔 克拉拉的国家半导体股份有限公司的寄存器商标]处理器102连接至北桥104。北桥104提供一接口于处理器102、内 存106、 AGP内存108和PCI总线110之间。南桥112提供一接口于PCI总 线110和连接至IDE接口114、通用串行总线接口116和低接脚计数总线 118的周边、装置和子系统之间。电池113显示为与南桥112相连接。 Superi/OTM芯片120连接至低接脚计数总线118 。北桥104在处理器102、内存106、 AGP内存108、与PCI总线110相 连接的装置以及与南桥112相连接的装置和子系统中间和/或提供通讯访问。 一般而言，可拆卸的pci装置是插入pcr槽(未显示)，该pcr槽 系连接至PCI总线110，以与计算机系统ioo相连接。另外，置于主机 板上的装置可直接连接于PCI总线i io上。南桥112在PCI总线110和各种装置和子系统如调制解调器、打印 机、键盘、鼠标等等之间提供一接口，此些装置和子系统通常通过低 接脚计数总线118(或其早期技术，举例而言一X总线或一ISA总线)与计 算机系统100相连接。南桥112包括通过IDE接口114、通用串行总线接 口116和低接脚计数总线118来接合装置至计算机系统100其它部分的 逻辑电路。图1B显示已知南桥112的一外观，包括用以提供储备电力的电池 113,也就是所谓实时时钟(RTC)电池槽125。南桥112包括南桥(SB) 随机存取内存126和时钟电路128，两者均位于实时时钟电池槽125内。 南桥随机存取内存126B包括互补式金属氧化半导体随机存取内存 (CMOS RAM)126A和实时时钟(RTC)随机存取内存126B。实时时钟随 机存取内存126B包括时钟数据129和核对和(checksum)数据127。在实时 时钟电池槽125外，南桥112也包括一中央处理器接口132、电源和系统 管理单元133、 PCI总线接口逻辑134A、通用串行总线接口逻辑134C、 IDE接口逻辑134B和LPC接口逻辑134D 。时钟电路128的时间和日期数据系以时钟数据129储存于实时时钟 随机存取内存126B中。实时时钟随机存取内存126B中的核对和数据127 可基于CMOS内存126A数据被计算且在启动期间由基本输入/输出系统 (BIOS)所储存，如下所述，在图2A中的方框148。 CPU接口132可包括 中断信号控制器和处理器信号控制器。电源和系统管理单元133可包括 一高等配置和电源接口 (Advanced Configuration and Power Interfac， ACPI)控制器。系统管理模式(System Management Mode, SMM)是计算机系统中 的一个操作模式，用以执行以保存电力。SMM被设计用于第四代x86 处理器。随着更新一代的x86处理器出现，SMM对操作系统而言已变得 较易懂。亦即计算机系统在操作系统内进入与离开SMM,仅会带来极少甚至不会有任何影响。请参考图2A,显示初始使用代码储存在基本输入/输出系统 (BIOS)122的计算机系统的一已知方法的流程图。在电力供应的初期， 电源供应器对北桥产生一电力良好信号，如方框136所示。当从电源供 应器得到该电力良好信号时，南桥(或北桥)停止显示来自处理器的复位 信号，如方框B8所示。在初始期间，处理器读取缺省跳转位置，如方框140所示。内存中 的缺省跳转位置通常是在如FFFFOh的位置。在只读存储器基本输入/输 出系统(BIOS)中，处理器对适当基本输入/输出系统(BIOS)程序代码位 置执行一跳转(如FFFFOh)，并复制基本输入/输出系统(BIOS)程序代码 到随机存取内存存储范围，再从随机存取内存存储范围开始处理基本 输入/lf出系统(BIOS)程序代码指令，如方框142所示。由处理器处理的 基本输入/输出系统(BIOS)程序代码执行一启动自检(power-on self test, POST),如方框144所示。基本输入/输出系统(BIOS)程序代码接着寻找附加的基本输入/输 出系统(BIOS)程序代码，例如从一视讯控制器、IDE控制器、小型计算 机系统接口控制器等等，并显示一启动(start-up)信息屏幕，如方框146 所示。举例而言，视讯控制器基本输入/输出系统(BIOS)经常在C000h 被找到，而IDE控制器基本输入/输出系统(BIOS)程序代码则经常在 C800h被找到。而IDE控制器基本输入/输出系统(BIOS)程序代码可执行 附加系统检测如一随机存取内存存储范围计数测验，和一系统详细目 录，附加系统检测包括确认计算机输出COM(串行)端口和LinePrinT打 印机(并行)端口，如方框148所示。基本输入/输出系统(BIOS)程序代码 也识别即插即用(plug-and-play)装置和其它的类似装置，然后显示已确 认装置的汇总在屏幕上，如方框150所示。基本输入/输出系统(BIOS)程序代码确认启动位置和相对应的启动 区段，如方框152所示。启动位置可能位在一软盘磁盘驱动器、 一硬盘磁盘驱动器、 一只读型光盘(CDROM)、 一远程位置上等等。基本输入/ 输出系统(BIOS)程序代码接着在启动位置调用启动区段程序代码，以 使计算机系统启动，如本文档来自技高网...

【技术保护点】
一种操作一个计算机系统的方法，该方法至少包括以下步骤：　　　　从一个第一装置发出对一个内存区域的内存处理的一个请求；　　　　在一个第二装置接收该内存处理请求，该第二装置不包括内存区域或内存区域内容的拷贝；以及　　　　返回来自该第二装置的响应至发出该内存处理请求的第一装置。

【技术特征摘要】
US 2001-5-10 09/852,942;US 2001-5-10 09/852,372;US1.一种操作一个计算机系统的方法，该方法至少包括以下步骤从一个第一装置发出对一个内存区域的内存处理的一个请求；在一个第二装置接收该内存处理请求，该第二装置不包括内存区域或内存区域内容的拷贝；以及返回来自该第二装置的响应至发出该内存处理请求的第一装置。2. 根据权利要求1所述的方法，其中返回来自该第二装置的响应的步骤 包括在没有内存处理到达内存区域的情况下中止内存处理。3. 根据权利要求2所述的方法，进一步包括步骤:在没有内存处理到达内存区域的情况下中止对内存处理的请求。4. 根据权利要求1所述的方法，其中第二个装置包括一个相连在第一装 置和内存区域之间的桥接器，其中返回来自该第二装置的响应至发出 该内存处理请求的第一装置的步骤包括返回来自桥接器的回应至发出 该内存处理...

【专利技术属性】
技术研发人员：FD韦伯，DE古利克，GS斯特劳金，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]