层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法技术

本发明专利技术提供一种侧面层不易从层叠体剥落的层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法。一种层叠陶瓷电子部件，具备：层叠体，包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与上述层叠方向正交的宽度方向上相对的一对侧面、以及在与上述层叠方向以及上述宽度方向正交的长度方向上相对的一对端面；一对侧面层，设置在上述层叠体的上述一对侧面；一对主面层，设置在上述层叠体的上述一对主面，使得覆盖上述层叠体与上述侧面层的界面；以及一对外部电极，设置在上述层叠体的上述一对端面，并分别与上述一对内部电极层连接。

【技术实现步骤摘要】
层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法
本专利技术涉及层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法。
技术介绍
近年来，关于层叠陶瓷电容器等层叠陶瓷电子部件，正在谋求小型化以及高电容化。对于实现层叠陶瓷电容器的小型化以及高电容化，以下做法是有效的，即，通过相对于层叠有多个电介质陶瓷层和多个内部电极层的层叠体的各侧面使侧部余量变薄，从而增大相互对置的内部电极层的面积。在专利文献1公开了一种电子部件的制造方法，上述电子部件的制造方法具备：准备芯片的工序，上述芯片包含层叠的多个电介质层和多个内部电极层，上述多个内部电极层露出在侧面；将多个被覆用电介质片相互粘合而形成电介质层叠片的工序；以及在上述芯片的侧面粘附上述电介质层叠片的工序。在先技术文献专利文献专利文献1：日本特开2017-147358号公报在像在专利文献1记载的那样的层叠陶瓷电子部件的制造方法中，通过对多个电介质陶瓷层和多个内部电极层进行层叠压接，从而制作层叠体，然后，在得到的层叠体的侧面形成构成侧部余量的侧面层。然而，在层叠体包含的电介质陶瓷层和内部电极层中，收缩率不同，因此在对形成有侧面层的层叠体进行烧成时，侧面层有可能会从层叠体剥落。另外，上述的问题并不限于层叠陶瓷电容器，是层叠陶瓷电感器等层叠陶瓷电子部件共有的问题。
技术实现思路
专利技术要解决的课题本专利技术是为了解决上述的问题而完成的，其目的在于，提供一种侧面层不易从层叠体剥落的层叠陶瓷电子部件。此外，本专利技术的目的还在于，提供一种上述层叠陶瓷电子部件的制造方法。用于解决课题的技术方案本专利技术的层叠陶瓷电子部件具备：层叠体，包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与上述层叠方向正交的宽度方向上相对的一对侧面、以及在与上述层叠方向以及上述宽度方向正交的长度方向上相对的一对端面；一对侧面层，设置在上述层叠体的上述一对侧面；一对主面层，设置在上述层叠体的上述一对主面，使得覆盖上述层叠体与上述侧面层的界面；以及一对外部电极，设置在上述层叠体的上述一对端面，并分别与上述一对内部电极层连接。本专利技术的层叠陶瓷电子部件的制造方法具备：准备层叠体的工序，上述层叠体包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与上述层叠方向正交的宽度方向上相对的一对侧面、以及在与上述层叠方向以及上述宽度方向正交的长度方向上相对的一对端面；在上述层叠体的上述一对侧面形成一对侧面层的工序；在上述层叠体的上述一对主面形成一对主面层而使得覆盖上述层叠体与上述侧面层的界面的工序；以及在上述层叠体的上述一对端面形成分别与上述一对内部电极层连接的一对外部电极的工序。专利技术效果根据本专利技术，能够提供一种侧面层不易从层叠体剥落的层叠陶瓷电子部件。附图说明图1是示意性地示出本专利技术的第1实施方式涉及的层叠陶瓷电容器的一个例子的立体图。图2是图1所示的层叠陶瓷电容器的沿着II-II线的剖视图。图3是图1所示的层叠陶瓷电容器的沿着III-III线的剖视图。图4是示意性地示出构成图1所示的层叠陶瓷电容器的部件主体的外观的立体图。图5是示意性地示出图4所示的部件主体包含的层叠体以及侧面层的结构的立体图。图6是示意性地示出图4所示的部件主体包含的层叠体的结构的立体图。图7是示出本专利技术的第1实施方式涉及的层叠陶瓷电容器的制造方法的一个例子的流程图。图8是示出设置有内部电极图案的母片的结构的俯视图。图9是示出层叠了设置有内部电极图案的母片的状态的分解侧视图。图10是示出对电介质块进行分割的分割线的剖视图。图11是从箭头X方向对图10的电介质块进行观察而示出分割线的俯视图。图12是示出在载置于弹性体上的侧面层用电介质层叠片的上方用保持板保持了多个芯片的状态的剖视图。图13是示出将多个芯片压附在侧面层用电介质层叠片的状态的剖视图。图14是示出将压附在侧面层用电介质层叠片的多个芯片提起的状态的剖视图。图15是示出在载置于弹性体上的主面层用电介质层叠片的上方用保持板保持了多个带侧面层的芯片的状态的剖视图。图16是示出将多个带侧面层的芯片压附在主面层用电介质层叠片的状态的剖视图。图17是示出将压附在主面层用电介质层叠片的多个带侧面层的芯片提起的状态的剖视图。图18是示出设置有内部电极图案以及陶瓷膏层的母片的结构的俯视图。图19是示出层叠了设置有内部电极图案以及陶瓷膏层的母片的状态的分解侧视图。图20是示意性地示出本专利技术的第3实施方式涉及的层叠陶瓷电容器的一个例子的剖视图。图21是示意性地示出本专利技术的第3实施方式涉及的层叠陶瓷电容器的另一个例子的剖视图。图22是示意性地示出本专利技术的第4实施方式涉及的层叠陶瓷电容器的一个例子的剖视图。附图标记说明90：保持板；91：台；92：发泡剥离片；93：弹性体；100、100A、100B、100C：层叠陶瓷电容器；110：部件主体；110a：层叠体；110ag：芯片；110b：第1侧面层；110c：第2侧面层；110d：第1主面层；110e：第2主面层；110f：第3侧面层；110g：第4侧面层；111、111a：第1主面；112、112a：第2主面；113、113a：第1侧面；114、114a：第2侧面；115：第1端面；116：第2端面；121：第1外部电极；122：第2外部电极；130：电介质陶瓷层；130g：陶瓷电介质片；140：内部电极层；140g：内部电极图案；141：第1内部电极层；141g：第1内部电极图案；142：第2内部电极层；142g：第2内部电极图案；143g：陶瓷膏层；150b：第1内侧侧面层；150c：第2内侧侧面层；150d：第1内侧主面层；150e：第2内侧主面层；150g：内侧侧面层用电介质片；150f：内侧主面层用电介质片；151b：第1外侧侧面层；151c：第2外侧侧面层；151d：第1外侧主面层；151e：第2外侧主面层；151f：外侧主面层用电介质片；151g：外侧侧面层用电介质片；180：粘接剂；A1：层叠体与第1侧面层的界面；A2：层叠体与第2侧面层的界面；E1、E2：从设置在主面层的外部电极的端部到层叠体的端面的距离；L1、L2：从不与外部电极连接的内部电极层的端部到层叠体的端面的距离。具体实施方式以下，对本专利技术的层叠陶瓷电子部件进行说明。然本文档来自技高网...

【技术保护点】
1.一种层叠陶瓷电子部件，具备：/n层叠体，包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与所述层叠方向正交的宽度方向上相对的一对侧面、以及在与所述层叠方向以及所述宽度方向正交的长度方向上相对的一对端面；/n一对侧面层，设置在所述层叠体的所述一对侧面；/n一对主面层，设置在所述层叠体的所述一对主面，使得覆盖所述层叠体与所述侧面层的界面；以及/n一对外部电极，设置在所述层叠体的所述一对端面，并分别与所述一对内部电极层连接。/n

【技术特征摘要】
20191030 JP 2019-1977811.一种层叠陶瓷电子部件，具备：
层叠体，包含层叠的多个电介质陶瓷层和至少一对内部电极层，并具有在层叠方向上相对的一对主面、在与所述层叠方向正交的宽度方向上相对的一对侧面、以及在与所述层叠方向以及所述宽度方向正交的长度方向上相对的一对端面；
一对侧面层，设置在所述层叠体的所述一对侧面；
一对主面层，设置在所述层叠体的所述一对主面，使得覆盖所述层叠体与所述侧面层的界面；以及
一对外部电极，设置在所述层叠体的所述一对端面，并分别与所述一对内部电极层连接。


2.根据权利要求1所述的层叠陶瓷电子部件，其中，
所述侧面层和所述主面层包含材料组成相同的陶瓷层。


3.根据权利要求1或2所述的层叠陶瓷电子部件，其中，
所述层叠体具有：内层部，其中，所述内部电极层隔着所述电介质陶瓷层对置；以及一对外层部，配设为从所述层叠方向夹着所述内层部，
所述外层部的材料调配量与所述侧面层以及所述主面层不同。


4.根据权利要求1～3中的任一项所述的层叠陶瓷电子部件，其中，
所述主面层包含：内侧主面层，与所述层叠体相接；以及外侧主面层，设置在所述内侧主面层的外侧，
所述内侧主面层的材料调配量与所述外侧主面层不同。


5.根据权利要求1～4中的任一项所述的层叠陶瓷电子部件，其中，
所述侧面层包含：内侧侧面层，与所述层叠体相接；以及外侧侧面层，设置在所述内侧侧面层的外侧，
所述内侧侧面层的材料调配量与所述外...

【专利技术属性】
技术研发人员：横田雄介，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本;JP