一种EFUSE阵列结构及其编程方法和读方法技术

本发明专利技术提供了一种EFUSE阵列结构及其编程方法和读方法。EFUSE阵列结构包括列译码电路和行译码电路、以及多个按阵列方式排列的存储单元；每一列上的各EFUSE共用一条编程电源线；每一行上的各编程晶体管共用一条编程字线；每一行上的各读晶体管共用一条读字线；每一列上的各读晶体管共用一条位线；列译码电路将选中的编程电源线设置为高电平，将未选中的编程电源线设置为低电平；行译码电路将选中的编程字线设置为高电平，将未选中的编程字线设置为低电平，将选中的读字线设置为高电平，将未选中的读字线设置为低电平。本方案可以降低读模式下的非读取存储单元的漏电，获得更低的读功耗以及更快的读取速度，节省整个芯片的功耗浪费。

【技术实现步骤摘要】
一种EFUSE阵列结构及其编程方法和读方法
本专利技术涉及半导体集成电路领域，特别涉及一种EFUSE(电可编程熔丝)阵列结构及其编程方法和读方法。
技术介绍
EFUSE存储类芯片的主要功能是存储芯片的版本号、生产日期、微调代码(trimmingcode)以及其他信息。随着5G和物联网的发展，芯片的种类越来越多，这对EFUSE存储芯片的容量提出更高的需求，同时电池续航能力限制了EFUSE存储芯片的发展，因此大容量、低功耗的EFUSE存储芯片的设计变得越来越重要。图1和图2为现有的EFUSE存储单元阵列结构，图1所示的EFUSE阵列结构包括EFUSE存储单元、行地址译码选择电路(即图1中的WLDriver)和列地址译码选择电路(即图1中的BLProgrammingSelect)。其中，EFUSE存储单元是由一个EFUSE和一个编程驱动NMOS管组成，为了确保在编程模式下，EFUSE的两端能够导通比较大的电流，编程驱动NMOS管的尺寸选取通常会比较大，该种存储单元的选取，在现有的存储阵列架构下，在读模式下存在非读取存储单元的漏电，导致在读模式本文档来自技高网...

【技术保护点】
1.一种EFUSE阵列结构，其特征在于，所述EFUSE阵列结构包括列译码电路和行译码电路、以及多个按阵列方式排列的存储单元；/n每个所述存储单元包括EFUSE、编程晶体管和读晶体管；所述EFUSE的一端与编程电源线连接，另一端分别与所述编程晶体管的源极和漏极中的一极，以及所述读晶体管的源极和漏极中的一极连接；所述编程晶体管的栅极与编程字线连接；所述读晶体管的栅极与读字线连接，所述读晶体管的源极和漏极中的另一极与位线连接；/n所述编程电源线与所述列译码电路的一个输出端连接；所述编程字线和所述读字线均分别与所述行译码电路的一个输出端连接；所述位线与灵敏放大器的一个输入端连接，所述灵敏放大器的另一输...

【技术特征摘要】
1.一种EFUSE阵列结构，其特征在于，所述EFUSE阵列结构包括列译码电路和行译码电路、以及多个按阵列方式排列的存储单元；
每个所述存储单元包括EFUSE、编程晶体管和读晶体管；所述EFUSE的一端与编程电源线连接，另一端分别与所述编程晶体管的源极和漏极中的一极，以及所述读晶体管的源极和漏极中的一极连接；所述编程晶体管的栅极与编程字线连接；所述读晶体管的栅极与读字线连接，所述读晶体管的源极和漏极中的另一极与位线连接；
所述编程电源线与所述列译码电路的一个输出端连接；所述编程字线和所述读字线均分别与所述行译码电路的一个输出端连接；所述位线与灵敏放大器的一个输入端连接，所述灵敏放大器的另一输入端与参考电路连接；
每一列上的各所述EFUSE共用一条编程电源线；每一行上的各所述编程晶体管共用一条编程字线；每一行上的各所述读晶体管共用一条读字线；每一列上的各所述读晶体管共用一条位线；
所述列译码电路根据预设的列地址、预设的编程信号和预设的读信号，将选中的编程电源线设置为高电平，将未选中的编程电源线设置为低电平；所述行译码电路根据预设的行地址、所述编程信号和所述预设的读信号，将选中的编程字线设置为高电平，将未选中的编程字线设置为低电平，将选中的读字线设置为高电平，将未选中的读字线设置为低电平。


2.如权利要求1所述的一种EFUSE阵列结构，其特征在于，所述编程晶体管和所述读晶体管均为NMOS晶体管。


3.如权利要求2所述的一种EFUSE阵列结构，其特征在于，所述列译码电路包括多个列译码模块，每个所述列译码模块用于控制一条所述编程电源线；
每个所述列译码模块包括列译码器、熔丝电源开关和第一接地开关，所述列译码器包括多个输入端和一个输出端，所述熔丝电源开关包括两个输入端和一个输出端，所述第一接地开关包括两个输入端和一个输出端；
所述列译码器的多个输入端分别用于输入熔丝电源、所述预设的列地址和所述编程信号，所述列译码的输出端连接所述熔丝电源开关的一个输入端和所述第一接地开关的一个输入端；
所述熔丝电源开关的另一个输入端用于输入所述熔丝电源，所述熔丝电源开关的输出端与所述第一接地开关的输出端相连后与一条所述编程电源线连接。


4.如权利要求3所述的一种EFUSE阵列结构，其特征在于，所述行译码电路包括多个行译码模块，每个所述行译码模块用于控制一条所述编程字线和一条所述读字线；
每个所述行译码模块包括行译码器、读字线开关、第二接地开关、编程字线开关和第三接地开关，所述行译码器包括多个输入端和两个输出端，所述读字线开关包括两个输入端和一个输出端，所述第二接地开关包括两个输入端和一个输出端，所述编程字线开关包括两个输入端和一个输出端，所述第三接地开关包括两个输...

【专利技术属性】
技术研发人员：任永旭，蒋宇，沈灵，严慧婕，王新杰，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31