数据处理器制造技术

本发明专利技术提供一种数据处理器，能够减少伴随着系统规格变更的重新设计，有助于防止因资源竞争引起的误动作和提高安全性。该数据处理器具有根据模式寄存器（１４０、１５０、１５１）内所设定的信息有选择地构成在不同的操作系统的控制下执行用户程序的多个虚拟机（１０１）和进行上述虚拟机的控制的虚拟机管理器（１９０）的中央运算处理单元（ＣＰＵ）、和管理上述虚拟机对可利用的硬件资源的访问的资源访问管理模块（１１０）。资源访问管理模块，输入从所设定的模式寄存器得到的信息和中央运算处理单元的对上述硬件资源的访问控制信息，并将该输入信息和控制寄存器内所设定的信息进行比较，从而控制能否进行响应访问控制信息的对上述硬件资源的访问。

【技术实现步骤摘要】

本专利技术涉及具有多个中央运算处理单元、或可以在不同的操作系 统的管理下执行程序的数据处理器，例如涉及适用于具有在1个半导 体芯片上形成的多CPU(中央运算处理单元)的以半导体集成电路实 现的微处理器的有效技术。
技术介绍
近年来，微处理器的集成化不断取得进展，安装了多个装有单个 的中央运算处理单元的微处理器的系统实现了集成化，开发出了装有 多个中央运算处理单元的微处理器。在装有多个中央运算处理单元的微处理器中，主要由于对于LSI面积的端子数的限制，各中央运算处 理单元使用的存储器或输入输出装置在微处理器内一般釆取共享方 式，并且主要通过微处理器内的总线或控制器的设计来实现。当共享 了存储器时，例如，存在着当因控制软件的缺陷等而发生非法访问并 产生存储区域的冲突时无法正确处理图像数据的问题，因此，避免存 储区域冲突就变得至关重要。在专利文献l中公开了一种提供电路量 开销少的对非法地址的访问的检测、切断电路的技术。另一方面，当使程序在装有多个中央运算处理单元的微处理器上 运行时，需要与其对应的操作系统，但这些操作系统的设计与上述存 储器或输入输出装置的共享方式有密切关系。作为与装有多个中央运 算处理单元的微处理器对应的操作系统的方式，迄今为止存在以下举 出的两种方式。第l方式，是由单一的操作系统管理所有的多个中央运算处理单 元和一个存储器、输入输出装置的对称型多处理器方式。第2方式， 是在多个中央运算处理单元中分别安装操作系统的非对称型多处理 器方式。特别是在面向内部设备的微处理器中，很容易转移现有的软 件资源，因此采用非对称型多处理器方式。专利文献日本特开2004 — 334410号7>报
技术实现思路
在由上述的非对称型多处理器方式、特别是微处理器的硬件构成 存储器或输入输出装置的共享方式的系统中，存在以下2个问题。第l个问题，由于操作系统的方式和基于硬件的存储器或输入输出装置的共享方式有很强的依赖关系，因此即使有小规模的规格变更时，也必须进行操作系统的方式或硬件的重新设计。第2个问题，在 装有多个单个的中央运算处理单元的系统中原来是通过集成化共享各自的存储器或输入输出装置，因此系统的可靠性或安全性降低。这 就是说，如果存储器或输入输出装置不是共享，则在某个中央运算处 理单元上运行着的操作系统或程序的无意图的动作产生的影响就不 会波及到在其他中央运算处理单元上运行着的操作系统或程序，与此 相反，在共享的情况下，将会波及到其他的操作系统或程序。本专利技术的目的在于，在可于不同的操作系统的管理下执行使用了 共享资源的程序的数据处理器中，减少伴随着系统规格的变更的重新 设计。本专利技术的另一目的在于，在可于不同的操作系统的管理下执行使 用了共享资源的程序的数据处理器中，有助于与因资源竟争引起的误动作的防止等相关的系统可靠性的提高。本专利技术的另外一个目的在于，在可于不同的操作系统的管理下执 行使用了共享资源的程序的数据处理器中，有助于安全性的提高。本专利技术的上述目的和其他目的以及新的特征，从本说明书的记述 和附图将得到明确。简单地说明本申请书所公开的专利技术中的代表性技术方案的概要 如下。即，通过将对安装在数据处理器中的中央运算处理单元的硬件 扩展和控制该扩展部分的软件进行组合，来解决上述课题。对中央运 算处理单元的硬件扩展主要这样构成，即进行(a)用于使控制扩展部分的软件运行的动作模式扩展、和(b)检测操作系统或在其管 理下所执行的程序(应用程序)的特定动作，而将处理转移到控制扩 展部分的软件(实现虛拟机管理器的程序)的扩展。[l]更详细地加以说明。本专利技术的数据处理器(1),具有根据模式寄存器(140、 150、 151)内所设定的信息有选择地构成在不同的 操作系统的控制下执行应用程序的多个虚拟机(101)和进行上述虚 拟机的控制的虚拟机管理器(190)的中央运算处理单元(CPU), 和管理上述虚拟机对可利用的硬件资源的访问的资源访问管理模块 (110)。上述资源访问管理模块，输入从上述所设定的模式寄存器 得到的信息和上述中央运算处理单元的对上述硬件资源的访问控制 信息，并将该输入信息和控制寄存器(111)内所设定的信息进行比 较，来控制能否进行响应上述访问控制信息的对硬件资源的访问。因 此，当由虚拟机在不同的操作系统的管理下执行使用了共享硬件资源 的程序时，可以根据控制寄存器的设定抑制对硬件资源的不希望的访 问竟争或工作数据的消失等。可以使一部分虚拟机的变更对其他虚拟 机没有任何影响，并由对多个虚拟机进行控制的虚拟机管理器的控制 动作的i殳计变更来应对 一部分虚拟机的变更。作为本专利技术的一个具体的方式，上述控制寄存器，可以由上述虚 拟机管理器变更其设定信息。因此，即使对特定的应用程序或操作系 统的非法攻击得以成功，也可以使由某个中央运算处理单元构成并运 行着的虚拟机的无意图的动作产生的影响很难通过共享硬件资源波 及到其他虚拟机的动作，因此有助于安全性的强化。作为本专利技术的一个具体方式，上述中央运算处理单元当输入中断 信号时，构成上述虚拟机管理器并判定中断原因，当判别是第1中断 原因时，为响应上述中断而执行上述操作系统的命令，当判别是第2 中断原因时，由上述虚拟机管理器进行响应上述中断的处理。由于可 以将操作系统的中断响应和虚拟机管理器的中断响应分开，即使是对作为本专利技术的一个具体方式，上述模式寄存器，包括指定多个虚拟机中的一个虚拟机的虛拟机ID寄存器(140)、指示在虚拟机中可 执行应用程序还是可执行操作系统的CPU动作模式寄存器(151)、 以及指示构成虚拟机管理器还是构成虚拟机的扩展CPU动作模式寄 存器(150)。作为本专利技术的一个具体方式，当具有多个上述中央运算处理单元中包含着该中央运算处理单元的识别码信息(src)。当在CPU之间 虚拟机ID重复时能够易于处理。这时，上述控制寄存器具有寄存区问的虛拟机的中央运算处理单元的识别码信息。作为本专利技术的更具体的方式，上述控制寄存器具有寄存区域地址的直到上述虚拟机固有的存储区域的地址偏移信息。各个虚拟机 只需对乂人0地址开始的地址空间进行地址管理即可。作为本专利技术的一个具体方式，还具有连接上述中央运算处理单元 和上述资源访问管理模块的内部总线(BUS)、连接在上述资源访问 管理模块上的作为上述硬件资源的存储器(120)和输入输出电路 (130、 131),并在1个半导体芯片上形成。例如在l个芯片的情况 下，从面积效率的观点来看，与多芯片相比由多个虚拟机共享硬件资 源的必然性更高。[2]基于另 一观点的本专利技术的数据处理器，具有可以根据所设定的 动作模式在不同的操作系统的控制下执行程序的多个中央运算处理 单元和管理上述多个中央运算处理单元对可利用的硬件资源的访问 的资源访问管理模块。上述资源访问管理模块，输入与上述所设定的 动作模式对应的信息和上述中央运算处理单元的对上述硬件资源的 访问控制信息，并将该输入信息和控制寄存器内所设定的信息进行比 较，来控制能否进行响应上述访问控制信息的对硬件资源的访问。因 此，当在不同的操作系统的管理下执行使用了共享硬件资源的程序时，可以根据控制寄存器的设定抑制对硬件资源的不希望的访问竟争 或工作数据的消失等。可以使一部分操作系统或本文档来自技高网...

【技术保护点】
一种数据处理器，具有根据模式寄存器内所设定的信息有选择地构成在不同的操作系统的控制下执行应用程序的多个虚拟机和进行上述虚拟机的控制的虚拟机管理器的中央运算处理单元，和管理上述虚拟机对可利用的硬件资源的访问的资源访问管理模块，　　　　上述资源访问管理模块，输入从上述所设定的模式寄存器得到的信息和上述中央运算处理单元的对上述硬件资源的访问控制信息，并将该输入信息和控制寄存器内所设定的信息进行比较，来控制能否进行响应上述访问控制信息的对上述硬件资源的访问。

【技术特征摘要】
JP 2006-10-10 276066/20061.一种数据处理器，具有根据模式寄存器内所设定的信息有选择地构成在不同的操作系统的控制下执行应用程序的多个虚拟机和进行上述虚拟机的控制的虚拟机管理器的中央运算处理单元，和管理上述虚拟机对可利用的硬件资源的访问的资源访问管理模块，上述资源访问管理模块，输入从上述所设定的模式寄存器得到的信息和上述中央运算处理单元的对上述硬件资源的访问控制信息，并将该输入信息和控制寄存器内所设定的信息进行比较，来控制能否进行响应上述访问控制信息的对上述硬件资源的访问。2. 根据权利要求1所述的数据处理器，其特征在于上述控制寄存器，可由上述虚拟机管理器变更其设定信息。3. 根据权利要求2所述的数据处理器，其特征在于 上述中央运算处理单元当输入中断信号时，构成上述虚拟机管理器来判定中断原因，当判别是第l中断原因时，为响应上述中断而执 行上述操作系统的命令，当判别是第2中断原因时，由上述虚拟机管 理器进行响应上述中断的处理。4. 根据权利要求1所述的数据处理器，其特征在于 上述模式寄存器，包括指定多个虚拟机中的一个虚拟机的虛拟机ID寄存器、指示在虚拟机中是可执行应用程序还是可执行操作系统 的CPU动作模式寄存器、以及指示是构成虚拟机管理器还是构成虚 拟机的扩展CPU动作模式寄存器。5. 根据权利要求4所述的数据处理器，其特征在于 具有多个上述中央运算处理单元，在上述中央运算处理单元输出的对上述硬件资源的访问控制信息中包含该中央运算处理单元的识 别码信息。6. 根据权利要求5所述的数据处理器，其特征在于 上述控制寄存器具有寄存区域，该寄存区域用于存储构成许可对作为上述硬件资源的存储区域的访问的虚拟机的中央运算处理单元 的识别码信息。7. 根据权利要求6所述的数据处理器，其特征在于上述控制寄存器具有寄存区域，用于存储相对于作为上述硬件...

【专利技术属性】
技术研发人员：近藤雄树，松本贵士，十山圭介，野尻彻，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]