静态随机存取内存系统及其数据读写方法技术方案

本发明专利技术提供一种静态随机存取内存系统，一字元线译码器及一位元线译码器译码地址线数据以寻址记忆胞；一时序控制电路耦接至一输入选择器及一输出选择器；2

【技术实现步骤摘要】
静态随机存取内存系统及其数据读写方法
本专利技术是关于一种静态随机存取内存系统，尤指一种具省电功能的静态随机存取内存系统及其数据读写方法。
技术介绍
静态随机存取内存(StaticRandomAccessMemory，SRAM)由于具有速度快、效能高的特性，广泛应用于需要高速存取的环境中，例如，处理器内的高速缓存、硬盘连接接口的缓冲器、或是网通设备的存取应用。如图1所示为一现有静态随机存取内存系统的架构图，其中，静态随机存取内存系统由一记忆胞矩阵(cellarray)101、一字元线译码器(wordlinedecoder)102、一位元线译码器(bitlinedecoder)103、一地址锁存器(addresslatch)104、一时序控制电路(timingcontrolcircuit)105、一个2位元输入驱动单元(inputdriver)106、一个2位元数据锁存单元(datalatch)107、一个2位元感应放大暨数据锁存单元(senseamplifier&datalatch)108和一个2位元输出驱动单元(outputdrive本文档来自技高网...

【技术保护点】
1.一种静态随机存取内存系统，其特征在于，包含：/n一记忆胞矩阵，包含多数呈矩阵排列的记忆胞；/n一字元线译码器及一位元线译码器，译码地址线数据以寻址记忆胞；/n一时序控制电路；/n一输入选择器及一输出选择器，耦接至该时序控制电路；/n2

【技术特征摘要】
1.一种静态随机存取内存系统，其特征在于，包含：
一记忆胞矩阵，包含多数呈矩阵排列的记忆胞；
一字元线译码器及一位元线译码器，译码地址线数据以寻址记忆胞；
一时序控制电路；
一输入选择器及一输出选择器，耦接至该时序控制电路；
2P个m位元输入驱动单元，耦接至该时序控制电路及该位元线译码器，其中，P及m皆为大于1的正整数；
2P个m位元数据锁存单元，耦接至该输入选择器及分别耦接至该2P个m位元输入驱动单元，以根据该输入选择器的选择来致能其中一个m位元数据锁存单元来进行数据锁存，其中，该时序控制电路致能该2P个m位元输入驱动单元来进行数据写入；
2P个m位元感应放大暨数据锁存单元，耦接至该时序控制电路及该位元线译码器，其中，该时序控制电路致能该2P个m位元感应放大暨数据锁存单元来进行数据锁存；以及
2P个m位元输出驱动单元，耦接至该输出选择器及分别耦接至该2P个m位元感应放大暨数据锁存单元，以根据该输出选择器的选择来致能其中一个m位元输出驱动单元来进行数据输出。


2.如权利要求1所述的静态随机存取内存系统，其特征在于，该输入选择器选择致能其中一个m位元数据锁存单元是锁存住m位元输入数据。


3.如权利要求2所述的静态随机存取内存系统，其特征在于，该时序控制电路致能该2P个m位元输入驱动单元是将锁存于该2P个m位元数据锁存单元中的2P个m位元输入数据经由该位元线译码器写入被寻址的记忆胞。


4.如权利要求1所述的静态随机存取内存系统，其特征在于，该时序控制电路致能该2P个m位元感应放大暨数据锁存单元是将被寻址的记忆胞经由该位元线译码器读出以锁存住2P个m位元输出数据。


5.如权利要求4所述的静态随机存取内存系统，其特征在于，该输出选择器选择致能其中一个m位元输出驱动单元是输出锁存于对应的m位元感应放大暨数据锁存单元中的m位元输出数据。


6.如权利要求1所述的静态随机存取内存系统，其特征在于，该时序控制电路是以一控制线耦接该2P个m位元输入...

【专利技术属性】
技术研发人员：姜智荃，
申请(专利权)人：敦泰电子股份有限公司，
类型：发明
国别省市：中国台湾;71