【技术实现步骤摘要】
列多路复用技术相关申请的交叉引用本申请要求于2019年10月14日提交的标题为“COLUMNMULTIPLEXINGTECHNIQUES”的印度专利申请第201941041456号和于2019年12月10日提交的美国专利申请US16/709,665的权益和优先权，其全部公开内容整体并入本文中。
本专利技术涉及列多路复用技术。
技术介绍
本部分旨在提供与理解本文描述的各种技术有关的信息。正如本部分标题所暗示，这是对相关技术的讨论，绝不应暗示该相关技术是现有技术。通常，相关技术可以被认为或可以不被认为是现有技术。因此，应该理解，应以此观点来理解本部分中的任何陈述，而不应将其视为对现有技术的认可。存储器编译器利用配置数据来生成用于列多路复用操作的存储器电路的物理布局设计。传统的存储器编译器会检查特征数据，以开发覆盖存储器编译器空间的各种存储器实例。然而，一些传统技术通常会参考存储器实例数据引入精度错误。在一些情况下，存储器实例的各种泄漏、定时、功率和噪声数据都会被存储，并且一些传统的存储器编译器通常会分析与...
【技术保护点】
1.一种方法，包括：/n向存储器提供一个或多个存储体；/n经由位线将读写列多路复用器电路耦合到所述存储器，包括将写入列多路复用器耦合到所述位线以用于写入操作，以及将读取列多路复用器耦合到所述位线以用于读取操作；以及/n经由所述位线利用所述写入列多路复用器和所述读取列多路复用器在所述存储器的所述一个或多个存储体中执行并发读取操作和写入操作。/n
【技术特征摘要】
20191014 IN 201941041456;20191210 US 16/709,6651.一种方法，包括：
向存储器提供一个或多个存储体；
经由位线将读写列多路复用器电路耦合到所述存储器，包括将写入列多路复用器耦合到所述位线以用于写入操作，以及将读取列多路复用器耦合到所述位线以用于读取操作；以及
经由所述位线利用所述写入列多路复用器和所述读取列多路复用器在所述存储器的所述一个或多个存储体中执行并发读取操作和写入操作。
2.根据权利要求1所述的方法，其中所述一个或多个存储体包括多个不同的存储体，并且其中在所述多个不同的存储体中执行并发读取操作和写入操作是利用相同列实现的。
3.根据权利要求1所述的方法，其中所述一个或多个存储体包括多个不同的存储体，并且其中在所述多个不同的存储体中执行并发读取操作和写入操作是利用不同列实现的。
4.根据权利要求1所述的方法，其中在所述一个或多个存储体中执行并发读取操作和写入操作是利用不同列在相同存储体中实现的。
5.根据权利要求1所述的方法，其中所述存储器包括单端口存储器，并且其中所述读写列多路复用器电路包括双列多路复用器电路(双Y-mux电路)。
6.根据权利要求1所述的方法，其中：
所述写入列多路复用器是指专用写入列多路复用器，其耦合到所述位线以用于执行由写入列多路复用器地址WCA控制的写入操作，以及
所述读取列多路复用器是指专用读取列多路复用器，其耦合到所述位线以用于执行由读取列多路复用器地址RCA控制的读取操作。
7.根据权利要求1所述的方法，其中：
在所述存储器中执行并发读取操作和写入操作包括以比所述读取操作慢的速度执行所述写入操作，以及
在所述写入操作的定时窗口间隔内执行所述读取操作，所述定时窗口间隔涉及去除在执行所述写入操作和所述读取操作时使用的位线之间的耦合。
8.根据权利要求7所述的方法，还包括：
利用以延迟读取时钟激活的预充电晶体管对所述位线进行预充电，其中在位线预充电期间，将读取激活信号提供给第二多路复用器，以便无延迟地执行所述读取操作。
9.根据权利要求1所述的方法，其中：
全局写入使能信号GWEN和写入列多路复用器地址WCA一起用于在第一存储体或第二存储体中执行所述写入操作；以及
全局读取使能信号GREN和读取列多路复用器地址RCA一起用于在所述第一存储体或所述第二存储体中执行所述读取操作。
10.根据权利要求1所述的方法，其中：
第一存储体具有以列和行布置的位单元阵列，
第二存储体具有以列和行布置的另一位单元阵列，
所述存储器是指静态随机存取存储器SRAM或磁阻RAMMRAM，以及
所述位单元是指SRAM位单元或MRAM位单元。
11.一种设备，包括：
存储器...
【专利技术属性】
技术研发人员：拉雷特·古普塔，郑波，法赫尔丁·阿里·博赫拉，尼米斯·夏尔马，尼古拉斯·克拉里努斯·约翰内斯·万温克尔霍夫，埃尔·麦迪·布雅马，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国;GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。