一种基于FDSOI器件背栅结构的静态随机存取存储器制造技术

本发明专利技术公开了一种基于FDSOI器件背栅结构的静态随机存取存储器（SRAM），该新型静态随机存取存储器上所有的晶体管为FDSOI器件，器件的背栅与字线WL相连。在SRAM进行读写操作时，字线为高电平，使得PMOS阈值电压增大，NMOS阈值电压减小，从而加强了SRAM的写入能力，提高了读取电流；在保持状态下，字线WL为低电平，本发明专利技术的SRAM上的器件阈值电压与传统FDSOI SRAM上器件的阈值电压并无差异，因此静态功耗不变。

A static random access memory based on the back gate structure of fdsoi device

【技术实现步骤摘要】
一种基于FDSOI器件背栅结构的静态随机存取存储器
本专利技术属于CMOS超大集成电路（VLSI）
，具体涉及一种基于FDSOI器件背栅结构的静态随机存取存储器。
技术介绍
静态随机存储器(staticrandomaccessmemory，SRAM)以无需刷新就可以保存信息，存储的数据稳定、读写速度快以及功耗低等优点广泛应用于微型处理器和SoC芯片中。为了获得更好的性能，在微处理器和SoC系统中，存储器所占的面积不断增大，根据国际半导体技术蓝图(InternationalTechnologyRoadmapForSemiconductors，ITRS)预测未来整个SoC芯片将会有90％以上的面积被存储器占据。因此，作为SoC芯片中占据最大面积的SRAM存储单元，其功耗、稳定性及面积大小影响着整个芯片的各性能指标，因而逐渐成为研究的热点。工艺制程微缩到深纳米节点以后，以随机掺杂波动、氧化层厚度波动以及刻线边缘粗糙度波动为主的工艺波动性对SRAM中数据的稳定性的影响越发不可忽视，极大的降低了SRAM的良率。工艺波动性中又以随机掺杂波动为本文档来自技高网...

【技术保护点】
1.一种基于FDSOI器件背栅结构的静态随机存取存储器，其特征在于，该存储器包括：/n第一上拉晶体管PPU1、第二上拉晶体管PPU2、第一传输晶体管NPG1、第二传输晶体管NPG2、第一下拉晶体管NPD1及第二下拉晶体管NPD2，所述第一上拉晶体管PPU1、第二上拉晶体管PPU2、第一传输晶体管NPG1、第二传输晶体管NPG2、第一下拉晶体管NPD1及第二下拉晶体管NPD2为FDSOI器件；所述第一上拉晶体管PPU1与第一下拉晶体管NPD1构成第一反相器，第二上拉晶体管PPU2与第二下拉晶体管NPD2构成第二反相器；/n所述第一反相器的输出端形成第一存储节点Q，所述第二反相器的输出端形成第二存...

【技术特征摘要】
1.一种基于FDSOI器件背栅结构的静态随机存取存储器，其特征在于，该存储器包括：
第一上拉晶体管PPU1、第二上拉晶体管PPU2、第一传输晶体管NPG1、第二传输晶体管NPG2、第一下拉晶体管NPD1及第二下拉晶体管NPD2，所述第一上拉晶体管PPU1、第二上拉晶体管PPU2、第一传输晶体管NPG1、第二传输晶体管NPG2、第一下拉晶体管NPD1及第二下拉晶体管NPD2为FDSOI器件；所述第一上拉晶体管PPU1与第一下拉晶体管NPD1构成第一反相器，第二上拉晶体管PPU2与第二下拉晶体管NPD2构成第二反相器；
所述第一反相器的输出端形成第一存储节点Q，所述第二反相器的输出端形成第二存储节点QB，所述第一反相器与所述第二反相器交叉耦合；其中：
所述第一传输晶体管NPG1的源端与所述第一存储节点Q连接、漏端与第一位线BL连接，前栅和背栅与字线WL相连；所述第二传输晶体管NPG2的源端与所述第二存储节点QB连接、漏端与第二位线BLB连接，前栅和背栅与字线WL相连；
所述第一上拉晶体管PPU1的前栅与第二存储节点QB连接，背栅与字线WL相连；
所述第一下拉晶体管NPD1的前栅与第二存储节点QB连接，背栅与字线WL相连；
所述第二上拉晶体管PPU2的前栅与第一存储节点Q连接，背栅与字线WL相连；
所述第二下拉晶体管NPD2的前栅与第一存...

【专利技术属性】
技术研发人员：赵彤，王昌锋，田明，孙亚宾，李小进，石艳玲，廖端泉，曹永峰，
申请(专利权)人：华东师范大学，上海华力微电子有限公司，
类型：发明
国别省市：上海;31