一种提高读写速度的方法、装置及NAND闪存制造方法及图纸

本发明专利技术实施例提供一种提高读写速度的方法、装置及NAND闪存，NAND闪存包括SRAM、与SRAM连接的N个寄存器区以及与N个寄存器区一一对应的N个充电选择信号，N个充电选择信号的周期包括延迟时间，N个充电选择信号相互之间存在时间延迟，N个充电选择信号周期中的延迟时间叠加后等于N个寄存器区的寄存器选择信号走线延迟，方法包括：接收寄存器地址；根据寄存器地址确定待进行读写操作的寄存器区；设置待进行读写操作的寄存器区对应的充电选择信号有效。本发明专利技术有效减小了SRAM读写寄存器的时间，极大提高了SRAM读写寄存器的速度。提高了SRAM读写寄存器的速度。提高了SRAM读写寄存器的速度。

【技术实现步骤摘要】
一种提高读写速度的方法、装置及NAND闪存


[0001]本专利技术涉及存储
，特别是涉及一种提高读写速度的方法、一种提高读写速度的装置和一种NAND闪存。

技术介绍

[0002]NAND Flash(闪存)是一种非易失存储器，具有存储容量大、数据吞吐量大等优点，被广泛应用于各类电子产品。NAND Flash按照Page(页)容量来读写存储阵列单元，常见的Page容量有1KB/2KB/4KB/16KB等。NAND Flash的寄存器数量与Page容量大小一致，寄存器用于存储根据读写地址输入的数据和输出的数据，NAND Flash中上千个寄存器依次横向排开。
[0003]现有技术采用以下方式实现SRAM对寄存器进行读写：设置充电选择信号PREB
’
有效，对SRAM与寄存器之间的总线节点Q和QB进行充电，根据寄存器地址译码出寄存器对应的寄存器选择信号SELC
’
，设置寄存器选择信号SELC
’
有效，使寄存器选择信号SELC
’
对应的寄存器与总线节点Q和QB相连，SR本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高读写速度的方法，应用于NAND闪存，所述NAND闪存包括SRAM、与所述SRAM连接的N个寄存器区以及与所述N个寄存器区一一对应的N个充电选择信号，所述N个充电选择信号的周期包括延迟时间，所述N个充电选择信号相互之间存在时间延迟，所述N个充电选择信号周期中的延迟时间叠加后等于所述N个寄存器区的寄存器选择信号走线总延迟时间，其特征在于，所述方法包括：接收寄存器地址；根据所述寄存器地址确定待进行读写操作的寄存器区；设置所述待进行读写操作的寄存器区对应的充电选择信号有效。2.根据权利要求1所述的方法，其特征在于，所述根据所述寄存器地址确定待进行读写操作的寄存器区，包括：根据所述寄存器地址的高K位地址确定所述待进行读写操作的寄存器区；其中，N＝2
K
。3.根据权利要求1所述的方法，其特征在于，所述待进行读写操作的寄存器区对应的充电选择信号的下降沿，在所述待进行读写操作的寄存器区中第M寄存器的寄存器选择信号的下降沿之后；所述第M寄存器为所述待进行读写操作的寄存器区中寄存器选择信号走线最远的寄存器。4.根据权利要求3所述的方法，其特征在于，所述待进行读写操作的寄存器区对应的充电选择信号的上升沿，在所述待进行读写操作的寄存器区中第一寄存器的寄存器选择信号的上升沿之前；所述第一寄存器为所述待进行读写操作的寄存器区中寄存器选择信号走线最近的寄存器。5.一种提高读写速度的装置，应用于NAND闪存，所述NAND闪存包括SRAM、与所述SRAM连接的N个寄存器区以及与所述N个寄存器区一一对应的N个充电选择信号，所述N个充电选择信号的周期包括延迟时间，所述N个充电选择信号相互之间存在时间延迟，所述N个充电选择信号周期中的延迟时间叠加后等于所述N个...

【专利技术属性】
技术研发人员：李琪，刘从振，侯志彬，
申请(专利权)人：西安格易安创集成电路有限公司北京兆易创新科技股份有限公司，
类型：发明
国别省市：