非易失性存储器装置及其操作方法以及存储装置制造方法及图纸

提供了一种非易失性存储器装置、存储装置和非易失性存储器装置的操作方法。所述非易失性存储器装置的各个存储器块包括柱的第一部分的第一存储器单元和柱的第二部分的第二存储器单元。当在从存储器块选择的存储器块处基于连续地址执行编程操作时，非易失性存储器装置顺序地完成第一存储器单元和第二存储器单元当中不与第一部分和第二部分的边界相邻的非相邻存储器单元的第一编程操作，然后完成与边界相邻的相邻存储器单元的第二编程操作。边界相邻的相邻存储器单元的第二编程操作。边界相邻的相邻存储器单元的第二编程操作。

【技术实现步骤摘要】
非易失性存储器装置及其操作方法以及存储装置
[0001]相关申请的交叉引用
[0002]本申请要求2019年8月26日提交于韩国知识产权局的韩国专利申请No.10-2019-0104615的优先权，其公开内容整体以引用方式并入本文中。


[0003]本文所描述的专利技术构思的实施例涉及半导体电路，更具体地，涉及一种非易失性半导体存储器、存储装置以及非易失性存储器装置的操作方法。

技术介绍

[0004]非易失性存储器装置是一种即使当电源关闭时也能够保留所存储的数据的存储器。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存、相变存储器(PRAM)、磁存储器(MRAM)、电阻存储器(RRAM)和铁电RAM(FRAM)。
[0005]可通过将装置的存储器单元布置成三维叠堆件来增加非易失性存储器装置的容量。然而，三维叠堆件中的一些存储器单元的可靠性低于三维叠堆件中的其它存储器单元的可靠性。
[0006]当不在低可靠性的存储器单元中写入数据时，非易失性存储器装置的容量减小。当在低可靠性的存储器单元中写入数据时，数据丢失的可能性增加。

技术实现思路

[0007]本专利技术构思的至少一个示例性实施例提供了一种能够执行增加低可靠性的存储器单元中写入的数据的可靠性的编程操作的非易失性存储器装置、存储装置和非易失性存储器装置的操作方法。
[0008]根据本专利技术构思的示例性实施例，一种非易失性存储器装置包括存储器单元阵列、行解码器和页缓冲器。存储器单元阵列设置在衬底上。存储器单元阵列包括存储器块。行解码器通过字线连接到存储器单元阵列，页缓冲器块通过位线连接到存储器单元阵列。各个存储器块包括柱，该柱具有设置在衬底上的第一部分以及堆叠在第一部分上的第二部分。第一部分的宽度随着距衬底的距离增加而增加，并且第一导电材料和第一绝缘层围绕第一部分并依次堆叠在衬底上。第二部分的宽度随着距衬底的距离增加而增加，并且第二导电材料和第二绝缘层围绕第二部分并依次堆叠在衬底上。第一边界位于第一部分与第二部分之间。第一导电材料与第一部分一起形成第一存储器单元，并且第二导电材料与第二部分一起形成第二存储器单元。当基于存储器块中的所选存储器块中的连续地址执行编程操作时，行解码器和页缓冲器被配置为在顺序地完成第一存储器单元和第二存储器单元当中的不与第一边界相邻的非相邻存储器单元的第一编程操作之后，完成与第一边界相邻的相邻存储器单元的第二编程操作。
[0009]根据本专利技术构思的示例性实施例，一种存储装置包括：非易失性存储器装置，其包
括多个存储器块；以及控制器，其控制对非易失性存储器装置的存储器块中的所选存储器块的写入操作。各个存储器块包括：第一存储器单元，其与柱的第一部分对应，该第一部分在垂直于衬底的方向上延伸；以及第二存储器单元，其与柱的第二部分对应，该第二部分在垂直于衬底的方向上延伸并设置在第一部分上。第一存储器单元和第二存储器单元被分类为与第一部分和第二部分之间的第一边界相邻的至少一个第一相邻存储器单元以及作为所述至少一个第一相邻存储器单元以外的剩余存储器单元的第一非相邻存储器单元。在所选存储器块的写入操作中，控制器控制非易失性存储器装置，使得当完成第一存储器单元和第二存储器单元的编程操作时，所述至少一个第一相邻存储器单元中要写入的比特数少于各个第一非相邻存储器单元中要写入的比特数。
[0010]根据本专利技术构思的示例性实施例，一种非易失性存储器装置的操作方法，该非易失性存储器装置包括串联连接在串选择晶体管与接地选择晶体管之间的存储器单元，该方法包括：完成存储器单元中的第一存储器单元的第一编程操作；以及在完成第一存储器单元的第一编程操作之后，完成位于第一存储器单元之间的至少一个第二存储器单元的第二编程操作。存储器单元基于柱的第一部分和柱的第二部分在垂直于衬底的方向上堆叠，第一部分在垂直于衬底的方向上延伸，第二部分在垂直于衬底的方向上延伸并设置在第一部分上。所述至少一个第二存储器单元与第一部分和第二部分之间的边界相邻。
附图说明
[0011]通过参照附图详细描述本专利技术构思的示例性实施例，本专利技术构思将变得显而易见。
[0012]图1是示出根据本专利技术构思的示例性实施例的非易失性存储器装置的框图。
[0013]图2示出根据本专利技术构思的示例性实施例的一个存储器块的示例。
[0014]图3是示出与图2的存储器块的第二位线和第三位线对应的单元串的示例的透视横截面图。
[0015]图4是示意性地示出图3的存储器块的横截面图。
[0016]图5示出根据本专利技术构思的示例性实施例的非易失性存储器装置的操作方法。
[0017]图6示出其中非易失性存储器装置执行编程操作的方案的示例。
[0018]图7示出其中存储器块的柱由第一部分至第三部分组成的示例。
[0019]图8示出其中非易失性存储器装置在图7的存储器块中执行编程操作的示例。
[0020]图9示出根据本专利技术构思的示例性实施例的非易失性存储器装置的操作方法。
[0021]图10示出单步编程操作的示例。
[0022]图11示出多步编程操作的示例。
[0023]图12和图13示出其中非易失性存储器装置根据图9的操作方法执行编程操作的示例。
[0024]图14示出包括非易失性存储器装置的存储装置。
[0025]图15示出根据本专利技术构思的示例性实施例的存储装置的操作方法。
[0026]图16示出根据本专利技术构思的示例性实施例的存储装置。
具体实施方式
[0027]下面，详细且清楚地描述本专利技术构思的实施例达到使本领域普通技术人员可实现本专利技术构思的程度。
[0028]图1是示出根据本专利技术构思的实施例的非易失性存储器装置100的框图。参照图1，非易失性存储器装置100包括存储器单元阵列110、行解码器块120(例如，行解码电路)、页缓冲器块130(例如，一个或多个页缓冲器)、数据输入和输出块140(例如，输入/输出电路)、缓冲器块150(例如，一个或多个缓冲器)以及控制逻辑块160(例如，控制电路)。
[0029]存储器单元阵列110包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz中的每一个包括多个存储器单元。存储器块BLK1至BLKz中的每一个可通过至少一条接地选择线GSL、字线WL和至少一条串选择线SSL连接到行解码器块120。一些字线WL可用作虚设字线。各个存储器块可通过多条位线BL连接到页缓冲器块130。多个存储器块BLK1至BLKz可共同连接到多条位线BL。
[0030]在实施例中，多个存储器块BLK1至BLKz中的每一个与擦除操作的单位对应。可同时擦除属于各个存储器块的存储器单元。在另一示例中，多个存储器块BLK1至BLKz中的每一个可被分成多个子块。多个子块中的每一个可与擦除操作的单位对应。
[0031]行解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器装置，包括：存储器单元阵列，其设置在衬底上，其中，所述存储器单元阵列包括多个存储器块；行解码器，其通过字线连接到所述存储器单元阵列；以及页缓冲器，其通过位线连接到所述存储器单元阵列，其中，所述多个存储器块中的每一个包括柱，所述柱包括设置在所述衬底上的第一部分以及设置在所述第一部分上的第二部分，其中，所述第一部分的宽度随着距所述衬底的距离增加而增加，并且第一导电材料和第一绝缘层围绕所述第一部分并且在所述衬底上依次堆叠，其中，所述第二部分的宽度随着距所述衬底的距离增加而增加，并且第二导电材料和第二绝缘层围绕所述第二部分并且在所述衬底上依次堆叠，其中，第一边界位于所述第一部分与所述第二部分之间，其中，所述第一导电材料与所述第一部分一起形成第一存储器单元，并且所述第二导电材料与所述第二部分一起形成第二存储器单元，并且其中，当在所述多个存储器块中的选择的存储器块中基于连续地址执行编程操作时，所述行解码器和所述页缓冲器被配置为在顺序地完成来自所述第一存储器单元和所述第二存储器单元当中的不与所述第一边界相邻的非相邻存储器单元的第一编程操作之后完成与所述第一边界相邻的相邻存储器单元的第二编程操作。2.根据权利要求1所述的非易失性存储器装置，其中，所述相邻存储器单元包括来自所述第一存储器单元当中的最靠近所述第一边界的存储器单元。3.根据权利要求1所述的非易失性存储器装置，其中，所述第一编程操作包括来自所述非相邻存储器单元当中的属于所述第一部分的第一非相邻存储器单元的第三编程操作以及来自所述非相邻存储器单元当中的属于所述第二部分的第二非相邻存储器单元的第四编程操作，其中，所述第二编程操作包括1步编程操作和2步编程操作，并且其中，所述行解码器和所述页缓冲器还被配置为：完成所述第三编程操作和所述第四编程操作中的一个；执行所述1步编程操作；完成所述第三编程操作和所述第四编程操作中的另一个；然后执行所述2步编程操作。4.根据权利要求1所述的非易失性存储器装置，其中，所述相邻存储器单元包括来自所述第二存储器单元当中的最靠近所述第一边界的存储器单元。5.根据权利要求1所述的非易失性存储器装置，其中，所述相邻存储器单元包括来自所述第一存储器单元当中的最靠近所述第一边界的存储器单元以及来自所述第二存储器单元当中的最靠近所述第一边界的存储器单元。6.根据权利要求5所述的非易失性存储器装置，其中，所述第一编程操作包括来自所述非相邻存储器单元当中的属于所述第一部分的第一非相邻存储器单元的第三编程操作以及来自所述非相邻存储器单元当中的属于所述第二部分的第二非相邻存储器单元的第四编程操作，其中，所述第二编程操作包括第一相邻存储器单元的第五编程操作以及第二相邻存储
器单元的第六编程操作，其中，所述第五编程操作和所述第六编程操作中的每一个包括1步编程操作和2步编程操作，并且其中，所述行解码器和所述页缓冲器还被配置为：完成所述第三编程操作和所述第四编程操作中的一个；执行所述第五编程操作和所述第六编程操作中的每一个的1步编程操作；完成所述第三编程操作和所述第四编程操作中的另一个；然后执行所述第五编程操作和所述第六编程操作中的每一个的2步编程操作。7.根据权利要求1所述的非易失性存储器装置，其中，所述柱还包括堆叠在所述第二部分上的第三部分，其中，所述第三部分的宽度随距所述衬底的距离增加而增加，并且第三导电材料和第三绝缘层围绕所述第三部分并且在所述衬底上依次堆叠，其中，第二边界位于所述第二部分与所述第三部分之间，并且其中，所述第三导电材料与所述第三部分一起形成第三存储器单元。8.根据权利要求7所述的非易失性存储器装置，其中，所述行解码器和所述页缓冲器还被配置为：完成所述第三存储器单元的编程；然后通过所述第一编程操作完成第五存储器单元和第七存储器单元的编程，所述第五存储器单元是所述第二存储器单元中除最靠近所述第二边界的第四存储器单元以外的剩余存储器单元，所述第七存储器单元是所述第一存储器单元中除最靠近所述第一边界的第六存储器单元以外的剩余存储器单元；然后完成所述第四存储器单元的编程；然后通过所述第二编程操作完成所述第六存储器单元的编程。9.根据权利要求8所述的非易失性存储器装置，其中，所述第二编程操作包括1步编程操作和2步编程操作，并且其中，所述行解码器和所述页缓冲器还被配置为：在完成所述第五存储器单元的编程之后，执行所述第六存储器单元的1步编程操作；然后完成所述第七存储器单元的编程；然后对所述第六存储器单元执行2步编程操作。10.根据权利要求7所述的非易失性存储器装置，其中，所述行解码器和所述页缓冲器还被配置为：完成所述第三存储器单元的编程；然后通过所述第一编程操作的一部分完成所述第五存储器单元的编程，所述第五存储器单元是所述第二存储器单元中除最靠近所述第二边界的第四存储器单元以外的剩余存储器单元；然后完成所述第四存储器单元的编程；然后通过所述第一编程操作的其它部分完成所述第七存储器单元的编程，所述第七存储器单元是所述第一存储器单元中除最靠近所述第一边界的第六存储器单元以外的剩余存储器单元；
然后通过所述第二编程操作完成所述第六存储器单元的编程。11.根据权利要求10所述的非易失性存储器装置，其中，所述第二编程操作包括1步编程操作和2步编程操作，并且其中，所述行解码器和所述页缓冲器还被配置为：在完成所述第五存储器单元的编程之后，对所述第六存储器单元执行1步编程操作；然后完成所述第七存储器单元的编程；然后对所述第六存储器单元执行2步编程操作。12.根据权利要求7所述的非易失性存储器装置，其中，所述行解码器和所述页缓冲器还被配置为：完成第五存储器单元的编程，所述第五存储器单元是...

【专利技术属性】
技术研发人员：崔容赫，柳载德，李康斌，沈相元，任琫淳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：