三维存储器件及其形成方法技术

公开了三维(3D)存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、衬底上方的栅电极、栅电极上的阻隔层、阻隔层上的多个电荷捕获层、多个电荷捕获层上的隧穿层、以及隧穿层上的多个沟道层。多个电荷捕获层是分立的并且设置在不同的层级处。多个沟道层是分立的并且设置在不同的层级处。每个沟道层对应于电荷捕获层中相应的一个。层对应于电荷捕获层中相应的一个。层对应于电荷捕获层中相应的一个。

【技术实现步骤摘要】
三维存储器件及其形成方法
[0001]本申请是申请日为2019/09/29、申请号为201980002343.2、专利技术名称为“三维存储器件及其形成方法”的中国专利申请的分案申请。


[0002]本公开的实施例涉及三维(3D)存储器件及其制造方法。

技术介绍

[0003]通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本昂贵。因此，平面存储单元的存储密度接近上限。
[0004]3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制进出存储器阵列的信号的外围器件。

技术实现思路

[0005]本文公开了3D存储器件及其制造方法的实施例。
[0006]在一个示例中，一种3D存储器件包括衬底、衬底上方的栅电极、栅电极上的阻隔层、阻隔层上的多个电荷捕获层、多个电荷捕获层上的隧穿层、以及隧穿层上的多个沟道层。多个电荷捕获层是分立的并且设置在不同的层级处。多个沟道层是分立的并且设置在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器件，包括：衬底；所述衬底上方的第一栅电极；所述第一栅电极上的第一阻隔层；所述第一阻隔层上的多个第一电荷捕获层，其中，所述多个第一电荷捕获层是分立的并且设置在不同的层级处；所述多个第一电荷捕获层上的第一隧穿层；所述第一隧穿层上的多个第一沟道层，其中，所述多个第一沟道层是分立的并且设置在不同的层级处，并且每个所述第一沟道层对应于所述第一电荷捕获层中相应的一个；所述第一沟道层上的堆栈间电介质层；所述堆栈间电介质层上方的第二栅电极；所述第二栅电极上的第二阻隔层；所述第二阻隔层上的多个第二电荷捕获层，其中，所述多个第二电荷捕获层是分立的并且设置在不同的层级处；所述多个第二电荷捕获层上的第二隧穿层；所述第二隧穿层上的多个第二沟道层，其中，所述多个第二沟道层是分立的并且设置在不同的层级处，并且每个所述第二沟道层对应于所述第二电荷捕获层中相应的一个。2.根据权利要求1所述的三维存储器件，其中，所述第一和第二栅电极具有倒“T”形。3.根据权利要求1所述的三维存储器件，其中，所述第一和第二栅电极具有双面阶梯形。4.根据权利要求1所述的三维存储器件，其中，所述堆栈间电介质层的顶表面标称上是平坦的。5.根据权利要求1所述的三维存储器件，其中，所述堆栈间电介质层的顶表面适配所述第一栅电极的顶表面，并且所述第二栅电极的顶表面适配所述堆栈间电介质层的顶表面。6.根据权利要求1
‑
5中任一项所述的三维存储器件，其中，所述第一和第二阻隔层是连续的并且分别至少沿着所述第一和第二栅电极的顶表面设置。7.根据权利要求1
‑
5中任一项所述的三维存储器件，其中，所述第一和第二隧穿层是连续的并且分别至少沿着每个所述第一和第二电荷捕获层的顶表面设置。8.根据权利要求1
‑
5中任一项所述的三维存储器件，其中，所述第一和第二阻隔层包括氧化硅，所述第一和第二电荷捕获层包括氮化硅，并且所述第一和第二隧穿层包括氧化硅。9.根据权利要求1
‑
5中任一项所述的三维存储器件，其中，所述多个第一和第二沟道层包括多晶硅。10.一种三维存储器件，包括：衬底；所述衬底上方的第一栅电极；所述第一栅电极上的第一阻隔层；所述第一阻隔层上的多个第一电荷捕获层，其中，所述多个第一电荷捕获层是分立的并且设置在不同的层级处；所述多个第一电荷捕获层上的第一隧穿层；
所述第一隧穿层上的第一沟道层；所述第一沟道层上的堆栈间电介质层；所述堆栈间电介质层上方的第二栅电极；所述第二栅电极上的第二阻隔层；所述第二阻隔层上的多个第...

【专利技术属性】
技术研发人员：朱宏斌，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：