一种芯片的封装结构及其制备方法技术

本发明专利技术提供一种芯片的封装结构及其制备方法，方法包括：提供承载片；在承载片沿其厚度方向的第一表面依次形成至少一层第一钝化层以及至少一层第二钝化层，第二钝化层与第一钝化层交替间隔设置；图形化第一钝化层以形成第一过孔，在第一过孔中形成金属层，每层金属层的厚度均大于其对应的第一钝化层的厚度；将高于第一钝化层的金属去除，使余留部分的金属层与其对应的第一钝化层齐平，获得各金属布线；图形化第二钝化层以形成第二过孔，各金属布线间通过第二过孔电连接；在最顶层的第二钝化层上形成金属凸块，金属凸块通过第二过孔与各金属布线电连接。本发明专利技术使金属布线与对应第一钝化层表面平整，提高第一钝化层精度，金属布线线宽最小可为1μm。线宽最小可为1μm。线宽最小可为1μm。

【技术实现步骤摘要】
一种芯片的封装结构及其制备方法


[0001]本专利技术属于芯片封装
，具体涉及一种芯片的封装结构及其制备方法。

技术介绍

[0002]随着电子产品的多样化，各种尺寸的器件都有需求，微米级线宽的滤波器、变压器、电容、电感等器件的制备，受限于金属凸块的高度，使得光刻胶覆盖金属凸块后的表面不平整，金属线宽必须大于5μm才能满足制备要求。当金属线宽小于5μm时，金属线之间容易出现变形、短接、断裂等情况，从而导致器件性能失效。

技术实现思路

[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种芯片的封装结构及其制备方法。
[0004]本专利技术的一个方面，提供一种芯片的封装结构的制备方法，所述方法包括：
[0005]提供承载片；
[0006]在所述承载片沿其厚度方向的第一表面依次形成至少一层第一钝化层以及至少一层第二钝化层，所述第二钝化层与所述第一钝化层交替间隔设置；
[0007]图形化所述第一钝化层以形成第一过孔，在所述第一过孔中形成金属层，每层所述金属层的厚度均大于其对应层的所述第一钝化层的厚度；
[0008]将各高于所述第一钝化层的金属去除，使余留部分的所述金属层与其对应的所述第一钝化层齐平，获得各层金属布线；
[0009]图形化所述第二钝化层以形成第二过孔，各层所述金属布线之间通过所述第二过孔电连接；
[0010]在最顶层的所述第二钝化层上形成金属凸块，所述金属凸块通过所述第二过孔与各层所述金属布线电连接，以制备得到封装结构。
[0011]在一些可选地实施方式中，所述将各高于所述第一钝化层的金属去除，包括：
[0012]通过研磨工艺将各高于所述第一钝化层的金属去除。
[0013]在一些可选地实施方式中，所述金属布线的线宽大于等于1μm和/或线距范围大于等于1μm；和/或，
[0014]所述金属布线的厚度大于等于1μm。
[0015]在一些可选地实施方式中，所述金属布线的线宽和/或线距范围为1μm～5μm；和/或，
[0016]所述金属布线的厚度范围为1μm～2μm。
[0017]在一些可选地实施方式中，所述方法还包括：
[0018]在所述金属凸块上形成第三钝化层，图形化所述第三钝化层以将部分所述金属凸块暴露出；
[0019]在所述暴露出的金属凸块上形成焊球。
[0020]本专利技术的另一个方面，提供一种芯片的封装结构，所述封装结构包括：
[0021]承载片；
[0022]至少一层第一钝化层以及至少一层第二钝化层，所述第二钝化层与所述第一钝化层交替间隔设置在所述承载片沿其厚度方向的第一表面；
[0023]所述第一钝化层设置有第一过孔，所述第二钝化层设置有第二过孔；
[0024]至少一层金属布线，所述金属布线设置在对应的所述第一过孔中，每层所述金属布线均与其对应的所述第一钝化层齐平，各层所述金属布线之间通过所述第二过孔电连接；
[0025]金属凸块，所述金属凸块设置在最顶层的所述第二钝化层上，所述金属凸块通过所述第二过孔与各层所述金属布线电连接。
[0026]在一些可选地实施方式中，所述金属布线的线宽大于等于1μm和/或线距大于等于1μm。
[0027]在一些可选地实施方式中，所述金属布线的厚度大于等于1μm。
[0028]在一些可选地实施方式中，所述金属布线的线宽和/或线距范围为1μm～5μm；和/或，
[0029]所述金属布线的厚度范围为1μm～2μm。
[0030]在一些可选地实施方式中，所述封装结构还包括：
[0031]第三钝化层，所述第三钝化层设置在所述金属凸块上，所述第三钝化层设置有第三过孔；
[0032]焊球，所述焊球设置在所述第三过孔中，并与所述金属凸块电连接。
[0033]本专利技术提供一种芯片的封装结构及其制备方法，方法包括：提供承载片；在承载片沿其厚度方向的第一表面依次形成至少一层第一钝化层以及至少一层第二钝化层，第二钝化层与第一钝化层交替间隔设置；图形化第一钝化层以形成第一过孔，在第一过孔中形成金属层，每层金属层的厚度均大于其对应层的第一钝化层的厚度；将高于第一钝化层的金属去除，使余留部分的金属层与其对应的第一钝化层齐平，获得各层金属布线；图形化第二钝化层以形成第二过孔，各层金属布线之间通过第二过孔电连接；在最顶层的第二钝化层上形成金属凸块，金属凸块通过第二过孔与各层金属布线电连接，以制备得到封装结构。本专利技术可以使各层金属布线与其对应的第一钝化层的表面平整，提高第一钝化层的精度，降低了对金属布线的线宽的要求，金属布线的线宽最小可达到1μm。
附图说明
[0034]图1为本专利技术一实施例的一种芯片的封装结构的制备方法的流程图；
[0035]图2至图12为本专利技术另一实施例的一种芯片的封装结构的制备方法的流程示意图。
具体实施方式
[0036]为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。
[0037]本专利技术的一个方面，如图1所示，提供一种芯片的封装结构的制备方法S100，方法
S100包括：
[0038]S110、提供承载片。
[0039]示例性的，一并结合图2，提供一承载片110，承载片110包括沿其厚度方向相对设置的第一表面111和第二表面112。在本步骤中，承载片110可以是硅、玻璃、金属、有机基板等材料的平板，本领域技术人员也可以根据实际需要，选择其他材料的承载片，本实施例对此并不限制。
[0040]S120、在所述承载片沿其厚度方向的第一表面依次形成至少一层第一钝化层以及至少一层第二钝化层，所述第二钝化层与所述第一钝化层交替间隔设置。
[0041]示例性的，在本步骤中，可以先在承载片沿其厚度方向的第一表面形成一层第一钝化层，然后在该第一钝化层形成金属布线之后，再在该第一钝化层上形成一层第二钝化层。或者，也可以在形成第一层第一钝化层、第一层金属布线以及第一层第二钝化层之后，再在该第一层第二钝化层上形成第二层第一钝化层，然后在该第二层第一钝化层形成第二层金属布线，之后，再在该第二层第一钝化层上形成第二层第二钝化层。也就是说，第二钝化层与第一钝化层交替间隔设置，第一钝化层以及第二钝化层可以均只有一层，也可以均有两层、三层等多层，本领域技术人员可以根据实际需要进行选择，本实施例对此并不限制。下文将以第一钝化层以及第二钝化层均有两层为例结合附图进行具体说明。
[0042]如图2所示，在承载片110的第一表面111形成第一钝化层121。在本步骤中，形成第一钝化层的工艺，可以是沉积、溅射等工艺，也可以是其他工艺，本实施例对此并不限制。第一钝化层可以是二氧化硅、氮化硅、聚合物胶等材质，也可以是其他材质，本领域技术人员可以根据实际需要进行选择，本实施例对此并不限制。需要说明的是，本实施例并不限制第一钝化层的具体厚度，本领域技术人员可以根据实际本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的封装结构的制备方法，其特征在于，所述方法包括：提供承载片；在所述承载片沿其厚度方向的第一表面依次形成至少一层第一钝化层以及至少一层第二钝化层，所述第二钝化层与所述第一钝化层交替间隔设置；图形化所述第一钝化层以形成第一过孔，在所述第一过孔中形成金属层，每层所述金属层的厚度均大于其对应层的所述第一钝化层的厚度；将各高于所述第一钝化层的金属去除，使余留部分的所述金属层与其对应的所述第一钝化层齐平，获得各层金属布线；图形化所述第二钝化层以形成第二过孔，各层所述金属布线之间通过所述第二过孔电连接；在最顶层的所述第二钝化层上形成金属凸块，所述金属凸块通过所述第二过孔与各层所述金属布线电连接，以制备得到封装结构。2.根据权利要求1所述的方法，其特征在于，所述将各高于所述第一钝化层的金属去除，包括：通过研磨工艺将各高于所述第一钝化层的金属去除。3.根据权利要求1所述的方法，其特征在于，所述金属布线的线宽大于等于1μm和/或线距范围大于等于1μm；和/或，所述金属布线的厚度大于等于1μm。4.根据权利要求3所述的方法，其特征在于，所述金属布线的线宽和/或线距范围为1μm～5μm；和/或，所述金属布线的厚度范围为1μm～2μm。5.根据权利要求1至4任一项所述的方法，其特征在于，所述方法还包括：在所述金属凸块上形成第三钝化层，图形化所...

【专利技术属性】
技术研发人员：张文斌，
申请(专利权)人：厦门通富微电子有限公司，
类型：发明
国别省市：