一种三维堆叠的扇出型芯片封装方法及封装结构技术

本发明专利技术提供一种三维堆叠的扇出型芯片封装方法及封装结构，方法包括：提供承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面；在所述承载片的第一表面形成金属通孔，并在所述金属通孔上形成第一焊球；将第一芯片倒装在所述第一焊球上；在所述承载片的第二表面形成第一金属布线，所述第一金属布线与所述金属通孔电连接；在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，以完成三维堆叠的扇出型芯片封装。本发明专利技术通过这样的方式实现了芯片的三维堆叠，取消了引线结构，减小了芯片尺寸，提高了整体封装结构的利用率。构的利用率。构的利用率。

【技术实现步骤摘要】
一种三维堆叠的扇出型芯片封装方法及封装结构


[0001]本专利技术属于芯片封装
，具体涉及一种三维堆叠的扇出型芯片封装方法及封装结构。

技术介绍

[0002]随着电子产品小型化的潮流，高散热效率的电子组装技术在新一代电子产品上显得尤为重要。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。多芯片的三维堆叠封装结构，满足了芯片产品尺寸更薄、节省材料等要求，由于三维堆叠封装能够减小芯片尺寸、提高整体封装结构的利用率，三维堆叠封装的研究是有必要的。
[0003]传统方法是通过打线的方式来实现芯片的封装，其缺点是芯片尺寸大、成本高、浪费材料。而引线框架封装结构，需要先制作引线框架，然后再贴装芯片，导致整体结构体积较大。

技术实现思路

[0004]本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种三维堆叠的扇出型芯片封装方法及封装结构。
[0005]本专利技术的一个方面，提供一种三维堆叠的扇出型芯片封装方法，所述方法包括：
[0006]提供承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面；
[0007]在所述承载片的第一表面形成金属通孔，并在所述金属通孔上形成第一焊球；
[0008]将第一芯片倒装在所述第一焊球上；
[0009]在所述承载片的第二表面形成第一金属布线，所述第一金属布线与所述金属通孔电连接；
[0010]在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，以完成三维堆叠的扇出型芯片封装。
[0011]在一些可选地实施方式中，在将所述第一芯片倒装在所述第一焊球上之后，所述方法还包括：
[0012]在所述承载片的第一表面形成第一胶层，所述第一胶层包覆所述第一芯片，以将所述第一芯片固定在所述承载片的第一表面。
[0013]在一些可选地实施方式中，所述在所述承载片的第二表面形成第一金属布线，包括：
[0014]在所述承载片的第二表面形成第一钝化层；
[0015]图形化所述第一钝化层，以在对应所述金属通孔的位置形成第一过孔；
[0016]在所述第一过孔和所述第一钝化层上形成所述第一金属布线。
[0017]在一些可选地实施方式中，所述在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，包括：
[0018]在所述第一金属布线上形成第一保护层，并在所述第一保护层上形成第二过孔；
[0019]在所述第二过孔中形成所述第二焊球，将所述第二芯片倒装在所述第二焊球上。
[0020]在一些可选地实施方式中，在将第二芯片倒装在所述第二焊球上之后，所述方法还包括：
[0021]在所述第一保护层上形成第二胶层，所述第二胶层包覆所述第二芯片，以将所述第二芯片固定在所述承载片的第二表面。
[0022]在一些可选地实施方式中，在所述第一保护层上形成第二胶层之后，所述方法还包括：
[0023]形成贯穿所述第二胶层的金属柱，所述金属柱与所述第一金属布线电连接；
[0024]在所述第二胶层上形成第二金属布线，所述第二金属布线与所述金属柱电连接；
[0025]在所述第二金属布线上形成第三焊球。
[0026]在一些可选地实施方式中，所述在所述第二胶层上形成第二金属布线，包括：
[0027]在所述第二胶层上形成第二钝化层；
[0028]图形化所述第二钝化层，以在对应所述金属柱的位置形成第三过孔；
[0029]在所述第三过孔和所述第二钝化层上形成所述第二金属布线。
[0030]在一些可选地实施方式中，所述在所述第二金属布线上形成第三焊球，包括：
[0031]在所述第二金属布线上形成第二保护层，并在所述第二保护层上形成第四过孔；
[0032]在所述第四过孔中形成所述第三焊球。
[0033]本专利技术的另一个方面，提供一种三维堆叠的扇出型芯片封装结构，所述封装结构包括：
[0034]承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面，所述承载片设置有贯穿所述第一表面和所述第二表面的金属通孔；
[0035]第一焊球，所述第一焊球设置在所述承载片的第一表面，并与所述金属通孔电连接；
[0036]第一芯片，所述第一芯片倒装在所述第一焊球上；
[0037]第一金属布线，所述第一金属布线设置在所述承载片的第二表面，所述第一金属布线与所述金属通孔电连接；
[0038]第二焊球，所述第二焊球设置在所述第一金属布线上；
[0039]第二芯片，所述第二芯片倒装在所述第二焊球上。
[0040]在一些可选地实施方式中，所述封装结构还包括：
[0041]第一胶层，所述第一胶层设置在所述承载片的第一表面，并包覆所述第一芯片；
[0042]第一钝化层，所述第一钝化层设置在所述承载片的第二表面和所述第一金属布线之间，所述第一钝化层在对应所述金属通孔的位置处设置有第一过孔，所述第一金属布线通过所述第一过孔与所述金属通孔电连接；
[0043]第一保护层，所述第一保护层包覆所述第一金属布线，所述第一保护层上设置有第二过孔，所述第二过孔中设置有所述第二焊球。
[0044]在一些可选地实施方式中，所述封装结构还包括：
[0045]第二胶层，所述第二胶层设置在所述第一保护层背离所述第一钝化层的一侧，并包覆所述第二芯片；
[0046]金属柱，所述金属柱贯穿所述第二胶层，并与所述第一金属布线电连接；
[0047]第二钝化层，所述第二钝化层设置在所述第二胶层背离所述第一保护层的一侧，所述第二钝化层在对应所述金属柱的位置设置有第三过孔；
[0048]第二金属布线，所述第二金属布线设置在所述第二钝化层背离所述第二胶层的一侧，所述第二金属布线通过所述第三过孔与所述金属柱电连接；
[0049]第二保护层，所述第二保护层包覆所述第二金属布线，所述第二保护层上设置有第四过孔，所述第四过孔中设置有第三焊球。
[0050]本专利技术通过在承载片上设计出金属通孔、第一金属布线、第一焊球和第二焊球，金属通孔分别与第一金属布线以及所述第一焊球电连接，第一金属布线与第二焊球电连接，然后直接将第一芯片倒装在第一焊球上，将第二芯片倒装在第二焊球上，实现了芯片的三维堆叠，取消了引线结构，减小了芯片尺寸，提高了整体封装结构的利用率。
附图说明
[0051]图1为本专利技术一实施例的一种三维堆叠的扇出型芯片封装方法的工艺流程图；
[0052]图2至图17为本专利技术另一实施例的一种三维堆叠的扇出型芯片封装方法的流程示意图。
具体实施方式
[0053]为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。
[0054]本专利技术的一个方面，如图1所示，提供一种三维堆叠的扇出型芯片封装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维堆叠的扇出型芯片封装方法，其特征在于，所述方法包括：提供承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面；在所述承载片的第一表面形成金属通孔，并在所述金属通孔上形成第一焊球；将第一芯片倒装在所述第一焊球上；在所述承载片的第二表面形成第一金属布线，所述第一金属布线与所述金属通孔电连接；在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，以完成三维堆叠的扇出型芯片封装。2.根据权利要求1所述的方法，其特征在于，在将所述第一芯片倒装在所述第一焊球上之后，所述方法还包括：在所述承载片的第一表面形成第一胶层，所述第一胶层包覆所述第一芯片，以将所述第一芯片固定在所述承载片的第一表面。3.根据权利要求1所述的方法，其特征在于，所述在所述承载片的第二表面形成第一金属布线，包括：在所述承载片的第二表面形成第一钝化层；图形化所述第一钝化层，以在对应所述金属通孔的位置形成第一过孔；在所述第一过孔和所述第一钝化层上形成所述第一金属布线。4.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，包括：在所述第一金属布线上形成第一保护层，并在所述第一保护层上形成第二过孔；在所述第二过孔中形成所述第二焊球，将所述第二芯片倒装在所述第二焊球上。5.根据权利要求4所述的方法，其特征在于，在将第二芯片倒装在所述第二焊球上之后，所述方法还包括：在所述第一保护层上形成第二胶层，所述第二胶层包覆所述第二芯片，以将所述第二芯片固定在所述承载片的第二表面。6.根据权利要求5所述的方法，其特征在于，在所述第一保护层上形成第二胶层之后，所述方法还包括：形成贯穿所述第二胶层的金属柱，所述金属柱与所述第一金属布线电连接；在所述第二胶层上形成第二金属布线，所述第二金属布线与所述金属柱电连接；在所述第二金属布线上形成第三焊球。7.根据权利要求6所述的方法，其特征在于，所述在所述第二胶层上形成第二金属布线，包括：在所述第二胶层上形成第二钝化层；图形化所述第二钝化层，以在对应所述金属柱的位置形成第三过孔；在所...

【专利技术属性】
技术研发人员：张文斌，
申请(专利权)人：厦门通富微电子有限公司，
类型：发明
国别省市：