输入输出信号的占空比校准电路、高速接口电路及处理器制造技术

本申请提供了一种输入输出信号的占空比校准电路、高速接口电路及处理器，其中，该输入输出信号的占空比校准电路包括：串行器、预驱动器、驱动器、过滤器、比较器和有限状态机；该串行器的输出端与该预驱动器的第一端连接；该驱动器包括第一晶体管和第二晶体管；该第一晶体管的栅极和该第二晶体管的栅极作为该驱动器的输入端与该预驱动器的第二端连接；该第一晶体管的漏极和该第二晶体管的漏极作为该驱动器的输出端与该过滤器的第一端连接；该过滤器的第二端与该比较器的第一输入端连接；该比较器的输出端与该有限状态机的第一端连接；该有限状态机的第二端与该预驱动器的第三端连接。能够对高速接口电路引起的输出信号失配进行修正。

【技术实现步骤摘要】
输入输出信号的占空比校准电路、高速接口电路及处理器
本申请涉及电路设计
，具体而言，涉及一种输入输出信号的占空比校准电路、高速接口电路及处理器。
技术介绍
高速接口电路的输出信号质量则会影响高速接口电路的工作速率。其中，影响高速接口电路的输入输出信号质量的原因有输出信号占空比失配。通常高速输出信号输出占空比失配可能是高速接口电路的元件结构配置导致。高速接口电路的元件结构尺寸失配，带来数据通路节点的上升沿/下降沿(Tr/Tf)不匹配，影响输出信号占空比，并带来额外的抖动(jitter)，减小了时间裕度，最终影响输出信号质量。
技术实现思路
本申请的目的在于提供一种输入输出信号的占空比校准电路、高速接口电路及处理器，能够解决由高速接口电路引起的输出信号失配的问题。第一方面，本申请实施例提供一种输入输出信号的占空比校准电路，包括：串行器、预驱动器、驱动器、过滤器、比较器和有限状态机；所述串行器的输出端与所述预驱动器的第一端连接；所述驱动器包括第一晶体管和第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极作为所述驱动器的输入端与所述预驱动器的第二端连接；所述第一晶体管的漏极和所述第二晶体管的漏极作为所述驱动器的输出端与所述过滤器的第一端连接；所述过滤器的第二端与所述比较器的第一输入端连接；所述比较器的输出端与所述有限状态机的第一端连接；所述有限状态机的第二端与所述预驱动器的第三端连接。在一种实施方式中，所述过滤器包括：校准开关、第一电阻和第一电容；所述校准开关的第一端作为所述过滤器的第一端与所述驱动器的输出端连接，所述校准开关的第二端连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第一电容的第一端，所述第一电容的第二端接地；所述第一电阻的第二端作为所述过滤器的第二端与所述比较器的第一输入端连接；所述校准开关闭合时，启动输入输出信号的校准。在上述实施例中，通过过滤器对波形进行滤波处理，从而可以提高占空比调整的准确性；进一步地，在校准开关的作用下，可以控制信号占空比的调整时机，从而提高输入输出信号的占空比校准电路的适用性。在一种实施方式中，所述预驱动器包括：第一预驱动单元和第二预驱动单元；所述第一预驱动单元的第一控制端和所述第二预驱动单元的第一控制端作为所述预驱动器的第一端，与所述串行器的输出端连接；所述第一预驱动单元的输出端和所述第二预驱动单元的输出端作为所述预驱动器的第二端，其中，所述第一预驱动单元的输出端与所述第一晶体管的栅极连接，所述第二预驱动单元的输出端与所述第二晶体管的栅极连接；所述第一预驱动单元的第二控制端和所述第二预驱动单元的第二控制端作为所述预驱动器的第三端，与有限状态机的第二端连接。在上述实施例中，通过第一预驱动单元和第二预驱动单元可以适应性调整不同状态下的信号调整需求，从而实现更准确的信号占空比的调整。在一种实施方式中，所述第一预驱动单元包括：第一晶体管阵列、第二晶体管阵列、第三晶体管和第四晶体管；所述第三晶体管的栅极和第四晶体管的栅极作为所述第一预驱动单元的第一控制端，与所述串行器的输出端连接；所述第一晶体管阵列中的各个晶体管的栅极和所述第二晶体管阵列中的各个晶体管的栅极作为所述第一预驱动单元的第二控制端与所述有限状态机的第二端连接；所述第三晶体管的漏极和第四晶体管的漏极作为所述第一预驱动单元的输出端与所述第一晶体管的栅极连接。在一种实施方式中，所述第一晶体管阵列中的各个晶体管和所述第三晶体管为PMOS管；所述第二晶体管阵列中的各个晶体管和所述第四晶体管为NMOS管。在一种实施方式中，所述第二预驱动单元包括：第三晶体管阵列、第四晶体管阵列、第五晶体管和第六晶体管；所述第五晶体管的栅极和所述第六晶体管的栅极作为所述第二预驱动单元的第一控制端，与所述串行器的输出端连接；所述第三晶体管阵列中的各个晶体管的栅极和所述第四晶体管阵列中的各个晶体管的栅极作为所述第二预驱动单元的第二控制端与所述有限状态机的第二端连接；所述第五晶体管的漏极和所述第六晶体管的漏极作为所述第二预驱动单元的输出端与所述第二晶体管的栅极连接。在上述实施例中，通过上述预驱动单元的结构作用下，改变第一晶体管门信号上升下降延迟，使第一晶体管更早开启或者延迟开启，即输出信号提前上升或延迟上升，从而改变输出占空比；以及通过改变第二晶体管门信号上升下降延迟，使第二晶体管更早开启或者延迟开启，即输出信号提前上升或延迟上升，从而改变输出占空比，以实现输出信号的占空比的有效校准。在一种实施方式中，所述第三晶体管阵列中的各个晶体管和所述第五晶体管为PMOS管；所述第四晶体管阵列中的各个晶体管和所述第六晶体管为NMOS管。在一种实施方式中，还包括：第一二极管和第二二极管；所述第一二极管的负极连接一电源；所述第一二极管的正极与所述第二二极管的负极连接；所述第一二极管的正极与所述过滤器的第一端连接；所述第二二极管的负极与所述过滤器的第一端连接；所述第二二极管的正极接地。在上述实施例中，通过增设第一二极管和第二二极管，形成静电释放的保护管，提高输入输出信号的占空比校准电路的安全性。在一种实施方式中，还包括第二电阻；所述第二电阻连接在所述驱动器的输出端与所述过滤器的第一端之间。在一种实施方式中，所述比较器为同向比较器，所述比较器的第一输入端为同相输入端，所述过滤器的第二端与所述比较器的同相输入端连接。在上述实施例中，通过可以提高阻抗匹配，从而改善输出信号的质量。第二方面，本申请实施例提供一种高速接口电路，包括：上述的输入输出信号的占空比校准电路。第三方面，本申请实施例提供一种处理器，包括：上述的高速接口电路。第四方面，本申请实施例提供一种电子设备，包括：上述的处理器；存储器，所述存储器存储有所述处理器可执行的机器可读指令。在本申请实施例提供的输入输出信号的占空比校准电路、高速接口电路、处理器及电子设备，通过增设在预驱动器和驱动器所处的电路处增设的过滤器、比较器和有限状态机的作用下，改变预驱动器的驱动力，调整上升下降延迟，该晶体管上升沿/下降沿驱动失配产生的占空比失调，从而实现信号占空比的校准。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为一高速接口电路的方框示意图。图2为两个高速接口电路配合的方框示意图。图3为本申请实施例提供的输入输出信号的占空比校准电路的电路示意图。图4为本申请实施例提供的输入输出信号的占空本文档来自技高网...

【技术保护点】
1.一种输入输出信号的占空比校准电路，其特征在于，包括：串行器、预驱动器、驱动器、过滤器、比较器和有限状态机；/n所述串行器的输出端与所述预驱动器的第一端连接；/n所述驱动器包括第一晶体管和第二晶体管；/n所述第一晶体管的栅极和所述第二晶体管的栅极作为所述驱动器的输入端与所述预驱动器的第二端连接；/n所述第一晶体管的漏极和所述第二晶体管的漏极作为所述驱动器的输出端与所述过滤器的第一端连接；/n所述过滤器的第二端与所述比较器的第一输入端连接；/n所述比较器的输出端与所述有限状态机的第一端连接；/n所述有限状态机的第二端与所述预驱动器的第三端连接。/n

【技术特征摘要】
1.一种输入输出信号的占空比校准电路，其特征在于，包括：串行器、预驱动器、驱动器、过滤器、比较器和有限状态机；
所述串行器的输出端与所述预驱动器的第一端连接；
所述驱动器包括第一晶体管和第二晶体管；
所述第一晶体管的栅极和所述第二晶体管的栅极作为所述驱动器的输入端与所述预驱动器的第二端连接；
所述第一晶体管的漏极和所述第二晶体管的漏极作为所述驱动器的输出端与所述过滤器的第一端连接；
所述过滤器的第二端与所述比较器的第一输入端连接；
所述比较器的输出端与所述有限状态机的第一端连接；
所述有限状态机的第二端与所述预驱动器的第三端连接。


2.根据权利要求1所述的输入输出信号的占空比校准电路，其特征在于，所述过滤器包括：校准开关、第一电阻和第一电容；
所述校准开关的第一端作为所述过滤器的第一端与所述驱动器的输出端连接，所述校准开关的第二端连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第一电容的第一端，所述第一电容的第二端接地；
所述第一电阻的第二端作为所述过滤器的第二端与所述比较器的第一输入端连接；
所述校准开关闭合时，启动输入输出信号的校准。


3.根据权利要求1所述的输入输出信号的占空比校准电路，其特征在于，所述预驱动器包括：第一预驱动单元和第二预驱动单元；
所述第一预驱动单元的第一控制端和所述第二预驱动单元的第一控制端作为所述预驱动器的第一端，与所述串行器的输出端连接；
所述第一预驱动单元的输出端和所述第二预驱动单元的输出端作为所述预驱动器的第二端，其中，所述第一预驱动单元的输出端与所述第一晶体管的栅极连接，所述第二预驱动单元的输出端与所述第二晶体管的栅极连接；
所述第一预驱动单元的第二控制端和所述第二预驱动单元的第二控制端作为所述预驱动器的第三端，与所述有限状态机的第二端连接。


4.根据权利要求3所述的输入输出信号的占空比校准电路，其特征在于，所述第一预驱动单元包括：第一晶体管阵列、第二晶体管阵列、第三晶体管和第四晶体管；
所述第三晶体管的栅极和第四晶体管的栅极作为所述第一预驱动单元的第一控制端，与所述串行器的输出端连...

【专利技术属性】
技术研发人员：陈艳，王文根，张文通，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：天津;12