一种PIN肖特基二极管的碳化硅MOSFET制造技术

本发明专利技术涉及一种PIN肖特基二极管的碳化硅MOSFET，包括半导体主体，所述半导体主体包括N型区、P+源极区，所述P+源极区设置在N型区上，所述N型区的下表面覆盖了金属化漏极；所述N型区的上表面与P+源极区的侧面形成沟槽，在所述沟槽内设置了栅极，且栅极与所述N型区的上表面接触；所述P+源极区的上表面覆盖了金属化源极，且所述金属化源极具有延展结构，所述延展结构贯穿栅极且与N型区接触。本方案将快恢复混合型PIN肖特基二极管(MPS)集成在碳化硅MOSFET结构中，对比传统的沟槽型碳化硅MOSFET外接二极管的形式，在不损失碳化硅MOSFET功耗的情况下减少其外围器件的使用数量，并且实现了减少开关损耗的目的。

【技术实现步骤摘要】
一种PIN肖特基二极管的碳化硅MOSFET
本专利技术涉及半导体
，特别涉及一种PIN肖特基二极管的碳化硅MOSFET。
技术介绍
在半导体领域中，碳化硅MOSFET已经逐渐普及到高功率电力系统的应用中，在实际使用时，通常碳化硅MOSFET需要反平行的外接肖特基二极管，但这样会增加外围器件的使用数据，使得整体器件体积变大，还会增加开关损耗。
技术实现思路
本专利技术的目的在于不损失碳化硅MOSFET的功耗情况减少其外围器件的使用数量，并且减少开关损耗，提供一种PIN肖特基二极管的碳化硅MOSFET。为了实现上述专利技术目的，本专利技术实施例提供了以下技术方案：一种PIN肖特基二极管的碳化硅MOSFET，包括半导体主体，所述半导体主体包括N型区、P+源极区，所述P+源极区设置在N型区上，所述N型区的下表面覆盖了金属化漏极；所述N型区的上表面与P+源极区的侧面形成沟槽，在所述沟槽内设置了栅极，且栅极与所述N型区的上表面接触；所述P+源极区的上表面覆盖了金属化源极，且所述金属化源极具有延展结构，所述延展结构贯本文档来自技高网...

【技术保护点】
1.一种PIN肖特基二极管的碳化硅MOSFET，包括半导体主体，所述半导体主体包括N型区、P+源极区(9)，所述P+源极区(9)设置在N型区上，其特征在于：所述N型区的下表面覆盖了金属化漏极(3)；所述N型区的上表面与P+源极区(9)的侧面形成沟槽，在所述沟槽内设置了栅极(2)，且栅极(2)与所述N型区的上表面接触；所述P+源极区(9)的上表面覆盖了金属化源极(1)，且所述金属化源极(1)具有延展结构(11)，所述延展结构(11)贯穿栅极(2)且与N型区接触。/n

【技术特征摘要】
1.一种PIN肖特基二极管的碳化硅MOSFET，包括半导体主体，所述半导体主体包括N型区、P+源极区(9)，所述P+源极区(9)设置在N型区上，其特征在于：所述N型区的下表面覆盖了金属化漏极(3)；所述N型区的上表面与P+源极区(9)的侧面形成沟槽，在所述沟槽内设置了栅极(2)，且栅极(2)与所述N型区的上表面接触；所述P+源极区(9)的上表面覆盖了金属化源极(1)，且所述金属化源极(1)具有延展结构(11)，所述延展结构(11)贯穿栅极(2)且与N型区接触。


2.根据权利要求1所述的一种PIN肖特基二极管的碳化硅MOSFET，其特征在于：所述N型区包括N+缓冲区(5)、N-漂移区(4)、N型电流分布区(8)，所述N+缓冲区(5)的下表面覆盖了金属化漏极(3)，N+缓冲区(5)的上表面与N-漂移区(4)的下表面接触，N-漂移区(4)的上表面与N型电流分布区(8)的下表面接触，且所述P+源极区(9)贯穿N型电流分布区(8)并设置在N-漂移区(4)上，P+源极区(9)的外侧与N型电流分布区(8)和N-漂移区(4)接触。


3.根据权利要求2所述的一种PIN肖特基二极管的碳化硅MOSFET，其特征在于：所述延展结构(11)贯穿栅极(2)且与N型电流分布区(8)接触。


4.根据权利要求2所述的一种PIN肖特基二极管的碳化硅MOSFET，其特征在于：所述延展结构(11)同时贯穿栅极(2)和N型电流分布区(8)且与N型电流分布区(8)接触。


5.根据权利要求2所述的一种PIN...

【专利技术属性】
技术研发人员：邱嵩，齐鹏远，李凡，欧阳双，
申请(专利权)人：成都杰启科电科技有限公司，
类型：发明
国别省市：四川;51