垂直栅半导体器件的制备方法技术

本发明专利技术提供了一种垂直栅半导体器件的制备方法，包括：提供衬底；在所述衬底中形成沟槽，所述沟槽限定出光电二极管区和浮动扩散区；在所述沟槽中形成第一多晶硅层，所述第一多晶硅层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面；对所述第一多晶硅层进行第一离子注入工艺；在所述沟槽中形成第二多晶硅层，所述第二多晶硅层填充所述沟槽并覆盖所述第一多晶硅层；对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺。本发明专利技术以改善图像传感器电学性能不均的现象。

【技术实现步骤摘要】
垂直栅半导体器件的制备方法
本专利技术涉及半导体
，尤其涉及一种垂直栅半导体器件的制备方法。
技术介绍
传统的图像传感器由光电二极管和晶体管构成，在图像传感器工作过程中光电二极管需要将光电子转移到浮动扩散区，再将电荷转换为电压进行放大输出。对于2D平面栅结构，在转移晶体管的传输栅打开时，光电二极管区的光电子经过平面栅的表面沟道传输至浮动扩散区，进而被读取，这种传输方式通路较小，不利于快速读取，也会导致图像传感器的效率低。而3D垂直栅结构解决了光电子转移较慢和效率低的问题，3D垂直栅结构有利于光电子的快速转移，提升光电子的利用率。在现有技术中，垂直栅结构通过一次生长多晶硅层，再进行一次离子注入，然而这种方式，会因为垂直栅结构的沟槽深度较深，而导致一次离子注入难以有效的掺杂到深处的多晶硅层中，而出现多晶硅层掺杂不均匀，使得多晶硅层的电阻不均匀，多晶硅层的耗尽效应改善不均，这样会使图像传感器的电学性能不均匀。
技术实现思路
本专利技术的目的在于提供一种垂直栅半导体器件的制备方法，以改善图像传感器电学性能不均的现象。为了达到上述目的，本专利技术提供了一种垂直栅半导体器件的制备方法，包括：提供衬底，在所述衬底中形成沟槽，所述沟槽限定出光电二极管区和浮动扩散区；在所述沟槽中形成第一多晶硅层，所述第一多晶硅层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面；对所述第一多晶硅层进行第一离子注入工艺；在所述沟槽中形成第二多晶硅层，所述第二多晶硅层填充所述沟槽并覆盖所述第一多晶硅层；对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺。可选的，所述第一多晶硅层的厚度为。可选的，所述第二多晶硅层的厚度为。可选的，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型相同。可选的，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型均为N型或P型。可选的，所述第一离子注入工艺和所述第二离子注入工艺的离子注入浓度均为2×1015atoms/cm3～4×1015atoms/cm3。可选的，所述第一离子注入工艺的离子注入能量为1500eV～3000eV，所述第二离子注入工艺的离子注入能量为6000eV～9000eV。可选的，所述沟槽的深度为。可选的，在所述沟槽中形成第一多晶硅层之前，还在所述沟槽中形成氧化层，所述氧化层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面。可选的，在对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺后，还对所述第一多晶硅层和所述第二多晶硅层进行退火，所述退火的温度为700℃～1000℃。在本专利技术提供的一种垂直栅半导体器件的制备方法中，提供衬底，在衬底中形成沟槽，沟槽限定出光电二极管区和浮动扩散区；通过在沟槽中形成第一多晶硅层，第一多晶硅层覆盖沟槽的内壁并延伸覆盖衬底的表面，再对第一多晶硅层进行第一离子注入工艺，第一离子注入工艺能够将沟槽深处的第一多晶硅层进行离子掺杂，避免由于沟槽的深度太深导致掺杂的离子难以掺杂到沟槽的深处；通过在沟槽中形成第二多晶硅层，第二多晶硅层填充沟槽并覆盖第一多晶硅层；再对第二多晶硅层和第一多晶硅层进行第二离子注入工艺，第二离子注入工艺能够将沟槽中的第一多晶硅层及第二多晶硅层进行离子掺杂；本专利技术分两次对第一多晶硅层及第二多晶硅层进行掺杂，能够使沟槽深处的第一多晶硅层被掺杂，以改善沟槽中第一多晶硅层及第二多晶硅层的掺杂均匀性，最终改善图像传感器的电学均匀性。附图说明图1为本专利技术一实施例提供的垂直栅半导体器件的制备方法的流程图；图2A～2D为本专利技术一实施例提供的垂直栅半导体器件的制备方法的结构示意图；其中，附图标记为：101-衬底；102-光电二极管区；103-浮动扩散区；104-沟槽；105-氧化层；106-第一多晶硅层；107-第二多晶硅层。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。图1为本实施例提供的垂直栅半导体器件的制备方法的流程图，图2A～2D为本实施例提供的垂直栅半导体器件的制备方法的结构示意图。本实施例提供了一种垂直栅半导体器件的制备方法，用于改善图像传感器电学性能不均的现象，请参考图1，包括：步骤S1：提供衬底，在衬底中形成沟槽，沟槽限定出光电二极管区和浮动扩散区；步骤S2：在沟槽中形成第一多晶硅层，第一多晶硅层覆盖沟槽的内壁并延伸覆盖衬底的表面；步骤S3：对第一多晶硅层进行第一离子注入工艺；步骤S4：在沟槽中形成第二多晶硅层，第二多晶硅层填充沟槽并覆盖第一多晶硅层；步骤S5：对第二多晶硅层和第一多晶硅层进行第二离子注入工艺。下面结合附图对本专利技术提供的垂直栅半导体器件的制备方法进行更加详细的描述，其中图示了本专利技术的优选实施例。请参考图2A，执行步骤S1：提供衬底101，在衬底101中形成沟槽104，沟槽104限定出光电二极管区102和浮动扩散区103。具体的，提供衬底101，衬底101的材质包括硅、锗、镓、氮或碳中的一种或多种。在衬底101中形成沟槽104，沟槽用于限定出光电二极管区102和浮动扩散区103，光电二极管区102和浮动扩散区103位于沟槽104的两侧。光电二极管区102的形成是对衬底101进行离子注入以形成N型半导体区域且对衬底101进行离子注入以形成P型半导体区域，N型半导体区域与P型半导体区域之间形成PN结，P型半导体区域位于N型半导体区域的表面上方或N型半导体区域位于P型半导体区域的表面上方以形成光电二极管区102。浮动扩散区103的形成是对衬底101进行离子注入，离子注入类型可为N型或P型，视实际情况而定。在光电二极管区102与浮动扩散区103之间形成沟槽104，沟槽104的深度延伸至光电二极管区102所在的深度，具有一定深度的沟槽104有利于光电二极管区102中的光电子转移到浮动扩散区103。在本实施例中，沟槽104的深度为，其中为厚度单位埃，但不限于此深度范围，也可为其它合理的深度。请参考图2B及图2C，执行步骤S2：在沟槽104中形成第一多晶硅层106，第一多晶硅层106覆盖沟槽104的内壁并延伸覆盖衬底101的表面。具体的，在沟槽104中形成第一多晶硅层106，第一多晶硅层106覆盖沟槽104的内壁并延伸覆盖衬底101的表面。在本实施例中，采用炉管生长方式形成第一多晶硅层106，优选的生长温度为580℃～630℃，第一多晶硅层106的厚度为，但不作此限制。进一步地，在沟槽101中形成第一多晶硅层106之前，在沟槽101中形成氧化层105，氧化层105覆盖沟槽104的内壁并延伸覆盖衬底101的表面，第一多晶硅层106覆盖衬底101上的氧化层105及沟槽内壁的氧化层105。在本实施例中，氧化层105的优选本文档来自技高网...

【技术保护点】
1.一种垂直栅半导体器件的制备方法，其特征在于，包括：/n提供衬底，在所述衬底中形成沟槽，所述沟槽限定出光电二极管区和浮动扩散区；/n在所述沟槽中形成第一多晶硅层，所述第一多晶硅层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面；/n对所述第一多晶硅层进行第一离子注入工艺；/n在所述沟槽中形成第二多晶硅层，所述第二多晶硅层填充所述沟槽并覆盖所述第一多晶硅层；/n对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺。/n

【技术特征摘要】
1.一种垂直栅半导体器件的制备方法，其特征在于，包括：
提供衬底，在所述衬底中形成沟槽，所述沟槽限定出光电二极管区和浮动扩散区；
在所述沟槽中形成第一多晶硅层，所述第一多晶硅层覆盖所述沟槽的内壁并延伸覆盖所述衬底的表面；
对所述第一多晶硅层进行第一离子注入工艺；
在所述沟槽中形成第二多晶硅层，所述第二多晶硅层填充所述沟槽并覆盖所述第一多晶硅层；
对所述第二多晶硅层和所述第一多晶硅层进行第二离子注入工艺。


2.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述第一多晶硅层的厚度为


3.如权利要求1或2所述的垂直栅半导体器件的制备方法，其特征在于，所述第二多晶硅层的厚度为


4.如权利要求1所述的垂直栅半导体器件的制备方法，其特征在于，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型相同。


5.如权利要求4所述的垂直栅半导体器件的制备方法，其特征在于，所述第一离子注入工艺和所述第二离子注入工艺注入的离子类型均为N型或P型...

【专利技术属性】
技术研发人员：陈彩云，张磊，顾珍，董立群，王奇伟，陈昊瑜，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31