多芯片封装链路错误检测制造技术

在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。

【技术实现步骤摘要】
多芯片封装链路错误检测
该公开关于计算系统，并且特别（但并不完全）关于点到点互连。
技术介绍
半导体处理和逻辑设计中的进步已经允许可在集成电路装置上存在的逻辑的数量中的增加。作为必然的结果，计算机系统配置已从系统中的单个或多个集成电路演变成在个体集成电路上存在的多个核、多个硬件线程和多个逻辑处理器，以及与这样的处理器集成的其他接口。处理器或集成电路典型地包括单个物理处理器管芯，其中该处理器管芯可包括任意数量的核、硬件线程、逻辑处理器、接口、存储器、控制器集线器等。由于有更大的能力来在更小的封装件中安插更多的处理能力，故更小的计算装置已越来越流行。智能电话、平板、超薄笔记本和其他用户设备呈指数增长。然而，这些更小的装置依赖于服务器，既为了进行数据存储也为了超过形状因子的复杂处理。因此，高性能计算市场（即，服务器空间）中的需求也已经增加。例如，在现代服务器中，典型地不仅存在带多个核的单个处理器，而且还存在多个物理处理器（也称为多个插座）以用于提高计算能力。但随着处理能力连同计算系统中装置的数量增长，插座与其他装置之间的通信变得更加关键。...

【技术保护点】
1.一种用于传达数据的设备，所述设备包括:/n物理层接口，包括:/n用来支持时钟信号的时钟通道；/n用来支持一个或多个控制信号的控制接口，其中所述一个或多个控制信号包括用来根据状态机引起链路状态中的转变的控制信号；/n用来传输分组的多个数据通道，其中所述分组将作为一组微片传输，并且所述分组将包括与所述分组相关联的循环冗余校验（CRC）值；以及/n用来支持有效信号的传输的有效信号通道，其中所述数据通道上的数据传输要与所述有效信号通道上的所述有效信号的传输对齐。/n

【技术特征摘要】
1.一种用于传达数据的设备，所述设备包括:
物理层接口，包括:
用来支持时钟信号的时钟通道；
用来支持一个或多个控制信号的控制接口，其中所述一个或多个控制信号包括用来根据状态机引起链路状态中的转变的控制信号；
用来传输分组的多个数据通道，其中所述分组将作为一组微片传输，并且所述分组将包括与所述分组相关联的循环冗余校验（CRC）值；以及
用来支持有效信号的传输的有效信号通道，其中所述数据通道上的数据传输要与所述有效信号通道上的所述有效信号的传输对齐。


2.根据权利要求1所述的装置，其中所述CRC值包括至少13位。


3.根据权利要求1-2中任一项所述的设备，还包括用来实现链路的物理层的协议电路，其中所述链路要将所述接口耦合到装置。


4.根据权利要求3所述的设备，其中所述协议电路用来训练所述链路，其中所述链路要包括所述多个数据通道。


5.根据权利要求4所述的设备，其中所述协议电路要在所述链路的训练中使用状态机。


6.根据权利要求3-5中任一项所述的设备，其中所述逻辑包括硬件电路或软件逻辑之一。


7.根据权利要求1-6中任一项所述的设备，其中所述控制信号包括带外控制信号。


8.根据权利要求1-7中任一项所述的设备，其中所述物理层接口包括逻辑PHY。


9.根据权利要求1-8中任一项所述的设备，其中所述有效信号的开始要与所述多个数据通道上的数据传输的开始对齐。


10.根据权利要求9所述的设备，其中所述有效信号与所述时钟信号的边沿对齐。


11.根据权利要求1-10中任一项所述的设备，其中所述链路状态包括活动链路状态、低功率链路状态和下行链路状态。


12.一种用于传送数据的方法，所述方法包括:
在第一装置的接口的专用时钟通道上接收时钟信号，其中所述接口经由物理互连将所述第一装置耦合到第二装置；
在控制通道上接收控制信号，其中所述控制信号将根据状态机引起链路状态中的转变；
在所述接口的专用有效通道上接收有效信号；
基于所述有效信号确定在所述接口的多个数据通道上接收的数据有效；
在所述多个数据通道上接收分组的至少一部分，其中所述有效信号对应于所述分组的所述部分，所述分组的所述部分作为一组微片被接收，并且所述分组的所述部分包括用于所述分组的循环冗余校验（CRC）值；以及
基于所述CRC值确定所述分组中是否存在错误。


13.根据权利要求12所述的方法，其中所述有效信号要与所述分组的所述部分的接收开始对齐。


14.根据权利要求12-13中任一项所述的方法，其中所述CRC包括至少13位。


15.一种用于传送数据的设备，所述设备包括:
用于在第一装置的接口的专用时钟通道上接收时钟信号的部件，其中所述接口经由物理互连将所述第一装置耦合到第二装置；
用于在控制通道上接收控制信号的部件，其中所述控制信号将根据状态机引起链路状态中的转变；
用于在所述接口的专用有效通道上接收有效信号的部件；
用于基于所述有效信号确定在所述接口的多个数据通道上接收的数据有效的部件；
用于在所述多个数据通道上接收分组的至少一部分的部件，其中所述有效信号对应于所述分组的所述部分，所述分组的所述部分作为一组微片被接收，并且所述分组的所述部分包括用于所述分组的循环冗余校验（CRC）值；以及
用...

【专利技术属性】
技术研发人员：V伊耶尔，RG布兰肯希普，M瓦格，吴佐国，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US