衬底结构和用于制造半导体封装的方法技术

本公开涉及一种衬底结构和一种用于制造半导体封装的方法。所述衬底结构包含芯片附着区域和围绕所述芯片附着区域的上部板边。所述上部板边包含上部应力释放结构和上部加强结构。所述上部应力释放结构围绕上部芯片附着区域。所述上部加强结构围绕所述上部应力释放结构。所述上部应力释放结构的应力释放能力大于所述上部加强结构的应力释放能力。所述上部加强结构的结构强度大于所述上部应力释放结构的结构强度。

【技术实现步骤摘要】
衬底结构和用于制造半导体封装的方法
本公开大体来说涉及一种衬底结构和一种用于制造半导体封装的方法，且涉及一种具有小翘曲的衬底结构和一种使用所述衬底结构来制造半导体封装的方法。
技术介绍
半导体产业中的设计趋势包含半导体产品的重量减小和小型化。然而，用于重量减小和小型化的技术可能导致制造问题。举例来说，较薄的半导体衬底由于较大翘曲而难以处理(handle)。因此，所述半导体产品的成品率较低。因此，在制造工艺期间减小半导体衬底的翘曲是至关重要的问题。
技术实现思路
根据本公开的一方面，一种衬底结构包含芯片附着区域和围绕所述芯片附着区域的上部板边。所述上部板边包含上部应力释放结构和上部加强结构。所述上部应力释放结构围绕所述上部芯片附着区域。所述上部加强结构围绕所述上部应力释放结构。所述上部应力释放结构的应力释放能力大于所述上部加强结构的应力释放能力。所述上部加强结构的结构强度大于所述上部应力释放结构的结构强度。根据本公开的一方面，一种衬底结构包含第一结构和第二结构。所述第一结构位于围绕芯片附着区域的第一区中。第一占据比率定义为由俯视看的所述第一结构的面积与由俯视看的整个第一区的面积的比率。所述第二结构位于围绕所述第一区的第二区中。第二占据比率定义为由俯视看的所述第二结构的面积与由俯视看的整个第二区的面积的比率。所述第二占据比率不同于所述第一占据比率。根据本公开的另一方面，一种用于制造半导体封装的方法包含：(a)提供衬底结构，其中所述衬底结构包含芯片附着区域和围绕所述芯片附着区域的上部板边，所述上部板边包含上部应力释放结构和上部加强结构，所述上部应力释放结构围绕所述上部芯片附着区域，所述上部加强结构围绕所述上部应力释放结构，其中所述上部应力释放结构的应力释放能力大于所述上部加强结构的应力释放能力，且所述上部加强结构的结构强度大于所述上部应力释放结构的结构强度；(b)将至少一个半导体芯片附着到所述芯片附着区域；和(c)形成封装体以覆盖所述至少一个半导体芯片。附图说明图1说明根据本公开的一些实施例的衬底结构的俯视图。图2说明沿图1中的区“A”中的线2-2截取的放大截面视图。图3说明图1的衬底结构的俯视图，其中出于清楚说明的目的省略上部阻焊层和下部阻焊层。图4说明图3中的区“B”的放大视图。图5说明沿图4中的线5-5截取的放大截面视图。图6说明图1的衬底结构的仰视图，其中出于清楚说明的目的省略覆盖下部板边的下部阻焊层的一部分。图7说明根据本公开的一些实施例的衬底结构的俯视图。图8说明沿图7中的区“C”中的线8-8截取的放大截面视图。图9说明根据本公开的一些实施例的衬底结构的俯视图。图10说明根据本公开的一些实施例的衬底结构的俯视图。图11说明根据本公开的一些实施例的衬底结构的放大截面视图。图12说明图11的衬底结构的仰视图。图13说明根据本公开的一些实施例的衬底结构的仰视图。图14说明根据本公开的一些实施例的衬底结构的部分放大视图。图15说明根据本公开的一些实施例的衬底结构的部分放大视图。图16说明根据本公开的一些实施例的衬底结构的部分放大视图。图17说明根据本公开的一些实施例的衬底结构的部分放大视图。图18说明根据本公开的一些实施例的衬底结构的部分放大视图。图19说明根据本公开的一些实施例的衬底结构的部分放大视图。图20说明根据本公开的一些实施例的衬底结构的部分放大视图。图21说明根据本公开的一些实施例的衬底结构的部分放大视图。图22说明根据本公开的一些实施例的衬底结构的部分放大视图。图23说明根据本公开的一些实施例的衬底结构的部分放大视图。图24说明根据本公开的一些实施例的用于制造半导体封装的方法的实例的一或多个阶段。图25说明根据本公开的一些实施例的用于制造半导体封装的方法的实例的一或多个阶段。图26说明根据本公开的一些实施例的用于制造半导体封装的方法的实例的一或多个阶段。图27说明根据本公开的一些实施例的用于制造半导体封装的方法的实例的一或多个阶段。图28说明根据本公开的一些实施例的用于制造半导体封装的方法的实例的一或多个阶段。贯穿附图和具体实施方式使用共同参考标号以指示相同或类似组件。结合附图根据以下具体实施方式可最好地理解本公开。具体实施方式以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例。当然，这些组件和布置仅是实例且并不意图为限制性的。在本公开中，在以下描述中提及第一特征形成于第二特征上方或上可包含第一特征与第二特征直接接触地形成的实施例，且也可包含额外特征可在第一特征与第二特征之间形成，使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。这一重复是出于简单和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。下文详细地论述本公开的实施例。然而，应了解，本公开提供可在各种各样具体情境中体现的许多可适用的概念。所论述的具体实施例仅是说明性的且并不限制本公开的范围。图1说明根据本公开的一些实施例的衬底结构1的俯视图。图2说明沿图1中的区“A”中的线2-2截取的放大截面视图。衬底结构1包含主体10、芯片附着区域2、上部板边(siderail)3、上部金属层16、底部布线区域(layoutarea)2a、下部板边6、下部金属层17、上部阻焊层13、下部阻焊层15、多个导电通孔(conductivevias)18和多个定位孔洞103。如图1中所展示，衬底结构1可以是条状类型衬底(striptypesubstrate)；然而，在其它实施例中，衬底结构1可以是面板类型衬底(paneltypesubstrate)。主体10的材料可以是介电材料，其可包含玻璃加强环氧树脂材料(例如FR4)、双马来酰亚胺三嗪(bismaleimidetriazine,BT)、环氧树脂、硅、印刷电路板(printedcircuitboard,PCB)材料、玻璃、陶瓷或可光成像介电(photoimageabledielectric,PID)材料。主体10具有上部表面101和与上部表面101相对的下部表面102。主体10的上部表面101包含芯片附着区域(chipattacharea)2和围绕芯片附着区域2的上部板边3。上部板边3可包含围绕芯片附着区域2的第一区31，和围绕第一区31的第二区32。在第二区32与第一区31之间可具有第二边界线30。在实施例中，第二边界线30可以是假想的切割线。应注意的是，在一些实施例中，第二边界线30可以是实线，也就是说，其可以是实际的边界。上部金属层16邻近于主体10的上部表面101设置，且是图案化金属层，其包含位于芯片附着区域2中的上部电路层12、位于第一区31中的第一结构4(例如：上部应力释放结构)和位于第二区32中的第二本文档来自技高网...

【技术保护点】
1.一种衬底结构，其包括：/n芯片附着区域；和/n上部板边，其围绕所述芯片附着区域，且包括：/n上部应力释放结构，其围绕所述上部芯片附着区域；和/n上部加强结构，其围绕所述上部应力释放结构，其中所述上部应力释放结构的应力释放能力大于所述上部加强结构的应力释放能力，且所述上部加强结构的结构强度大于所述上部应力释放结构的结构强度。/n

【技术特征摘要】
20190917 US 16/573,8951.一种衬底结构，其包括：
芯片附着区域；和
上部板边，其围绕所述芯片附着区域，且包括：
上部应力释放结构，其围绕所述上部芯片附着区域；和
上部加强结构，其围绕所述上部应力释放结构，其中所述上部应力释放结构的应力释放能力大于所述上部加强结构的应力释放能力，且所述上部加强结构的结构强度大于所述上部应力释放结构的结构强度。


2.根据权利要求1所述的衬底结构，其中所述上部应力释放结构具有至少两个应力释放方向，且所述应力释放方向既不垂直于所述衬底结构的边缘也不与所述边缘平行。


3.根据权利要求1所述的衬底结构，其中所述上部应力释放结构包含多个带状物，其彼此交叉以形成网形状。


4.根据权利要求1所述的衬底结构，其中所述上部加强结构的图案由俯视看呈连续环形。


5.根据权利要求1所述的衬底结构，其中所述上部加强结构包含至少一行的区段。


6.根据权利要求5所述的衬底结构，其中所述至少一行的区段包含最内行的第一区段、最外行的第二区段和中间行的第三区段；其中所述第一区段与所述第二区段对准，且所述第三区段与所述第一区段未对准。


7.根据权利要求1所述的衬底结构，其中所述上部应力释放结构包含铜，所述上部加强结构包含铜，且所述上部加强结构的残铜率大于所述上部应力释放结构的残铜率。


8.根据权利要求1所述的衬底结构，其进一步包括覆盖所述上部加强结构的上部阻焊层。


9.根据权利要求1所述的衬底结构，其进一步包括与所述上部板边相对的下部板边，其中所述下部板边包含：
下部应力释放结构，其对应于所述上部应力释放结构；和
下部加强结构，其围绕所述下部应力释放结构，其中所述下部应力释放结构的应力释放能力大于所述下部加强结构的应力释放能力，且所述下部加强结构的结构强度大于所述下部应力释放结构的结构强度。


10.根据权利要求9所述的衬底结构，其进一步包括：
主体，其具有上部表面和与所述上部表面相对的下部表面；
上部金属层，其邻近于所述主体的所述上部表面设置，且包含上部电路层、所述上部应力释放结构和所述上部加强结构，所述上部电路层位于所述芯片附着区域中；其中上部残余金属比率定义为所述上部金属层的面积与所述主体的整个上部表面的面积的比率；和
下部金属层，其邻近于所述主体的所述下部表面设置，且包含下部电路层、所述下部应力释放结构和所述下部加强结构，所述下部电路层与所述上部电路层相对安置；其中下部残余金属比率定义为所述下部金属层的面积与所述主体的整个下部表面的面积的比率，且所述上部残余金属比率与所述下部残余金属比率之间的差小于或等于4％。


11.根据权利要求1所...

【专利技术属性】
技术研发人员：廖顺兴，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71