用于集成电压调节器的电容耦合电流提升电路制造技术

一种向电压参考电源线（Ｖｒｅｆ）提供附加电流的电流提升电路。当负载（Ｃａ，Ｃｂ）要求的电流过多从而导致电压参考电源线（Ｖｒｅｆ）有压降时，该压降被检测，于是开关（Ｐ１，Ｐ２）起作用，向电压参考线（Ｖｒｅｆ）提供附加电流。一个增益级（ＧＡＩＮ）容性耦合到参考电压（Ｖｒｅｆ），任何压降将通过该电容（Ｃ１，Ｃ２）传送到增益级（ＧＡＩＮ）上，并通过增益级放大。放大后的压降由电容耦合到固态开关（Ｐ１，Ｐ２），此开关接通，将附加电流源（ＶＣＣ）接到参考电压线（Ｖｒｅｆ）。固态开关（Ｐ１，Ｐ２）所加偏压略低于其接通阈值。（*该技术在2023年保护过期，可自由使用*）

Capacitive coupling current boost circuit for integrated voltage regulators

A current boost circuit that supplies additional current to a voltage reference power line (Vref). When the load (Ca, Cb) requirements can lead to excessive current voltage reference power line (Vref) with pressure drop, the pressure drop is detected, then switch (P1, P2) play a role, to the voltage reference line (Vref) to provide additional current. A gain stage (GAIN) is capacitively coupled to the reference voltage (Vref), any pressure drop through the capacitor (C1, C2) is transmitted to the gain stage (GAIN), and by a gain amplifier. The amplified voltage drop is capacitively coupled to the solid state switch (P1, P2) that switches on and attaches the additional current source (VCC) to the reference voltage line (Vref). The bias voltage of the solid-state switch (P1, P2) is slightly below its turn-on threshold.

【技术实现步骤摘要】

本专利技术涉及电压调节器，具体涉及集成电路电压调节器，尤其涉及它们对快速变化的负载阻抗的响应，这些负载阻抗需要大的瞬时附加负载电流。
技术介绍
电压调节器用于提供恒定的直流输出电压，Vref，并广泛应用于集成电路中。当一种特殊的逻辑信号或一个逻辑状态要求异常多的逻辑电路或逻辑门在几乎理想的协调中进行转换时，在使用电压调节器的许多应用中出现了一个操作上的问题。这种问题经常发生在时钟同步系统中——这种系统在逻辑电路设计中占有主导地位。通常在这种设计中，所有的逻辑电路将对一个时钟跳变沿作出反应转移到另一个状态或停留在原状态。如果所有的或许多的逻辑门，例如，从低逻辑状态转移到高逻辑状态，连接+Vref到门输出的驱动晶体管共同接通并驱动输出负载，特别是负载电容达到高电平。该负载电容可能很大，并且迅速将电容充电到逻辑高电平所需要的瞬变电流将要求Vref电压调节器提供很高的瞬变电流。在逻辑电路中，电压调节器输出和+Vref电压线之间存在物理分布阻抗和连接阻抗，但此处的讨论将不予考虑，因为它们通常都很小，并且不是+Vref下降的主要因素。无论如何，负载在很短时间内要求的高电流将在电压调节器的输出电压上显示为下降或波动。人们专利技术了许多方法来限制这种压降。最简单的方法可能就是用电压调节器上的一个大电容(一个滤波电容器)来提供一部分瞬变电流。人们还进行了一些更有效的尝试。其中之一包含在Edwards的美国专利no.5945818中。这个专利描述了一种可变极点/零点的配置，它提供稳定性，同时允许快速的瞬态响应复原和减小了的压降。另一种方法包含在Motorola公司拥有的美国专利no.6,320,363中。这种方法中，双重运算放大器用于不同的瞬态响应，以减少瞬时压降。还有一种方法包含在Intel公司拥有的美国专利no.313,615中，直流输出中的交流干扰被滤出并送到一个PLL(锁相环)。在任何一个此类设计中，必须提到的一个问题是该设计的相位裕度。相位裕度指的是电压调节器受预先设计的可变负载阻抗影响而失去稳定的敏感性或不敏感性。显然该电压调节器必须是稳定的，同时必须对变化的负载作出快速的反应。还需要一种稳定的电压调节器，其可以迅速地以很小的压降和充分的相位裕度提供快速的瞬变电流。此外，当空间很紧凑时，比方说在集成电路芯片上，芯片的实际大小也成为设计需要考虑的问题。
技术实现思路
鉴于前面的背景讨论，本专利技术提供耦合到电压调节器输出端的输出负载电流提升器。一个大的固态开关，最好是一个MOSFET晶体管，在其阈值附近被偏置并由一个增益级驱动。当电压调节器输出电压下降时，压降被检测并通过增益级放大，反过来又驱动开关的门进入接通状态，其将一个电流源连接到负载上并提供瞬时输出电流从而减小了压降。在一种优选的实施例中，电压调节器输出电压的下降被容性耦合到一个增益级，该增益级又被容性耦合到一个MOSFET开关的栅极。该MOSFET开关将经调节的输出电压连接到一个提供负载需要的附加电流的电源。在这个实施例中，该MOSFET开关被偏置到它的导通阈值附近，因此调节后的电压的略微下降将被放大并驱动MOSFET开关进入导通状态。由于几乎所有的与计算机相关的电子系统都需要电源供给，本专利技术将在显示器，存储器，通信系统，用户/服务系统以及任何其他计算或电子系统中发挥有利的作用。
中有经验的人们将意识到，尽管以下的详细说明是关于解说性实施例、附图以及使用方法的，但本专利技术并不局限于这些实施例和使用方法。相反本专利技术涵盖很宽的范围，其范围正如附权利要求书中所述。附图说明以下对本专利技术的说明涉及到一些附图，其中图1是本专利技术一个实施例的电路方框简图；图2是图1中增益级的电路图；图3是电流和电压波形的比较图；图4是包含了本专利技术的一个典型计算机系统。具体实施例方式图1以方框简图的形式介绍了体现本专利技术的一个基本电路。图中，一个数字逻辑电路负载由Vref驱动，Vref可能是+3.3伏或+2.5伏，或者几乎任何其他用以驱动逻辑电路的电压值。图中表明调节器2一般含有某个基准值，Vref输出电压从此基准值增而来。技术人员非常熟悉调节器的设计。显然Vcc驱动了调节器，而Vref的输出驱动了数字逻辑电路。不过Vref也适于驱动其他电路，并不局限于数字逻辑电路。图1表明，Vref驱动许多通用的逻辑门5，其中每一个逻辑门含有一个负载电容，Ca，Cb，一直到Cn。如上所述，当所有这些通用逻辑门的输出都被驱动为高电平时，为这些逻辑门负载电容充电的电流从Vref引出。这个瞬变负载电流将造成该处Vref下降，从而从电容Cload引出电流。所以，是Cload提供了初始的瞬变电流。Vref的下降经由C1耦合到一个增益级并得到放大。放大后的输出通过C2接通P1和P2。当PMOS晶体管接通时，附加的负载瞬变电流由Vcc提供。P1和P2以及一个偏压电阻R1接地的布局维持P1和P2的栅极接近每一个PMOS管的导通阈值。当C1上出现负跳变沿时，该负跳变沿通过增益级和C2送到PMOS管的栅极。PMOS管立刻接通，向Vref电压线提供电流。图2是一种可行的增益电路的基本电路图。该增益电路是一个非倒相的双级推/拉或者“图腾柱”电路布局。其中有第一级PMOS/NMOS晶体管对6，该晶体管对倒相并放大了Vref电压线上的交流信号。第二级PMOS/NMOS晶体管对倒相和放大该信号。放大所得的信号经由C2送到P1和P2的栅极。图示电流源在NMOS晶体管的源中，图示电位器是图示晶体管的栅极到漏极。这些元件体现了该增益放大器的偏压电路图——其他类似的偏压电路图在技术上为人们所熟知。虽然前述优先选用的实施例使用的是经一个增益级容性耦合的MOSFET管，许多其他的电路技术和其他的固态电路元件也可以用于改进本专利技术。例如，可以用结型固态元件取代MOSFET开关，以及如果偏置可控，电路就可以直接耦合。一个比较器将被施以直流偏置在略低于Vref电压值的一个阈值，于是当Vref电压值下降到该阈值时，比较器放大输入信号，并激活电流提升器。例如，该比较器可以驱动一个将提供瞬变电流的电源连接到Vref电压线的晶体管开关。在直接耦合电路中可能会用到更多的元件，但可以去掉两个耦合电容中的一个。另外，在使用或不使用某一个或着两个耦合电容的情况下，双极型元件可以取代一个或多个MOSFET。不仅如此，在这些功能相当的任一个或所有电路中，可以使用不同极性的电路元件。例如，NMOS取代PMOS，PNP取代NPN，等等。此外，图1和图2所示电路中Vcc和Vref是正的，而本专利技术也可以用负电压或正负电压结合使用，例如+5V和-5V。实施上述改变在技术上为人们所熟知。图3是一个普通电压调节器和一个结合了本专利技术的调节器的典型的性能比较图。上面一幅图显示了一个持续大约1毫微秒的约100毫安的电流脉冲12，假设它由负载电流的快速变化而产生。调节器提供20毫安的基本电流14，该100毫安的脉冲由调节器电容产生。受到这一脉冲作用，该调节器对该电容重新充电，普通调节器的电流响应用曲线16表示，而采用了本专利技术电流提升器的调节器的相应电流响应用曲线18表示。很明显，用本专利技术对该电容充电只需大约3毫微秒，而用普通电压调节器需要大约8毫微秒。图例20展示了电压波形比较。当调节本文档来自技高网...

【技术保护点】
一个用于调节后的电压的电流提升器，包括：一个用于检测调节后的电压中的压降的传感器，一个用于放大此压降的放大器，一个响应所述放大器压降的固态开关，将放大后的压降连接到所述固态开关的装置，其中放大后的压降控制固态 开关的状态，以及在调节后的电压和一个电流源之间连接所述固态开关的装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：罗纳德B胡法切尔，詹姆斯J麦克唐纳二世，
申请(专利权)人：快捷半导体有限公司，
类型：发明
国别省市：US[美国]