高强度单晶样纳米孪晶镍涂层及其制备方法技术

公开了一种高强度涂层，和产生包含纳米孪晶和堆垛层错的单晶样镍的制造方法。通过使用具有在(111)取向铜上溅射和电化学沉积Ni的两个步骤，制造具有纳米孪晶的单晶样镍，以减少纳米孪晶材料中晶界的腐蚀。

【技术实现步骤摘要】
【国外来华专利技术】高强度单晶样纳米孪晶镍涂层及其制备方法相关申请的交叉引用本申请要求2018年6月26日提交的美国临时申请号62/690,181的权益，该申请的内容通过引用并入本文。关于联邦政府赞助的研究或开发的声明本专利技术是在美国能源部授予的DESC0016337的政府支持下完成的。美国政府拥有本专利技术的某些权利。
技术介绍
本公开涉及基材上的高强度涂层。本专利技术特别涉及包含含有纳米孪晶和堆垛层错的单晶样镍的高强度镍涂层，并涉及制造这样的涂层的方法。本章节介绍可有助于促进对本公开的更好理解的方面。相应地，应以这个说明来阅读这些陈述，并且不应将其理解为对其是现有技术或非现有技术的承认。科学和工程界已越来越多地利用多学科知识的融合。最近的一种实践是将纳米孪晶(nt，nanotwinned)材料与三维集成电路(3DIC)和微米/纳米机电系统(M/NEMS)结合。特别地，微电子和M/NEM器件要求材料在配有高强度、弹性/塑性可伸展性、导电性/导热性、可靠性和长寿命方面有空前进步，其中nt金属可能明确地表现出该期望的组合。孪晶边界(TB)通过阻碍位错滑移来增强材料，通过充当局部位错的储存和迁移的位点而带来塑性，并固有地具有较低的边界能但较好的共格性，这有利于热稳定性和导电性。这些领域中存在逐步改善的需求以待各种纳米孪晶金属的整合。NtCu已被深入研究，不仅是因为其在环境温度下的低电阻率(约1.75×10-8Ω·m)使得其在半导体集成电路中具有潜在的应用，而且是因为其低堆垛层错能(SFE,45mJ/m2)有利于其高孪晶形成能力，由此完整核和孪核的临界半径差异变小，以及其不稳定孪晶化(γut)与不稳定SFE(γusf)的比率相当地低。截至目前，除Cu外，大多数先前设计的nt金属具有低至中等的SFE，例如Ag(约16mJ/m2)和330奥氏体不锈钢(约10至20mJ/m2)。Cu的固有特性，例如弹性模量，在要求更严格的应用中遏制其扩展。具有约15nm孪晶间距的无规取向的ntCu在进行软化之前已产生约900MPa的最大强度，进行软化时TB处的易位错源控制塑性，而具有纳米尺度孪晶的外延Cu优先垂直于生长方向取向，提供了接近1GPa的最大流动应力。此外，等轴和柱状晶粒ntCu材料不可避免地具有晶界(GB)，无论制造技术如何，塑性变形都集中于晶界而降低延展性。另外，TB-GB结常常充当位错成核源并因此降低强度。一些例外包括经由电子束光刻法构造的无GBntCu纳米柱(直径约110-160nm)，但其仅示出了纳米尺度的生产。由于孪晶化和/或层错化过程内的高能垒和生长策略的缺乏，已抑制了对各种nt金属(尤其是高SFE金属)的固有性质和应用潜力的开发。在具有高SFE(约120至130mJ/m2)的Ni中，在高应变速率变形下以及在具有降低的SFE的Ni合金中，已发现了呈纳米晶形式的变形孪晶。与零星的变形孪晶相反，高密度生长孪晶引起了更大的兴趣，因为它们对物理性质或其他性质具有显著的影响。近来，为了大大降低SFE，将显著量的重且昂贵的固溶原子(Mo和W)与Ni共溅射，以在建议用于MEMS应用的超高真空(UHV)下制备高度孪晶化的Ni合金。还已证实，可使用电沉积在多晶Ni中以动力学方式克服Ni中孪晶化的能垒。然而，这些孪晶化Ni涂层常常具有无规取向的多晶晶粒，并且因此孪晶化Ni涂层的力学性质和物理性质被折衷。例如，降低了晶界散射电子，并因此降低了多晶Ni涂层的导电性。同时，晶界易受腐蚀，因为小的杂质原子如H等可迅速扩散通过晶界并导致晶界脆化。因此，对制造高强度单晶样镍存在未满足的需求，其中无晶界的Ni涂层可提供高强度、塑性、高导电性和耐腐蚀性的良好组合。
技术实现思路
本专利技术提供了包含含有纳米孪晶和堆垛层错的单晶样镍的高强度镍涂层，且提供了制造这样的涂层的方法。根据本专利技术的一个方面，基材上的高强度镍涂层包含含有纳米孪晶和堆垛层错的单晶样镍。根据本专利技术的另一个方面，在基材上制造高强度镍涂层的方法包括：提供基材，所述基材包含通过溅射获得并且能够充当阴极的铜涂层；和使用镍阳极和电解质在基材上的铜涂层上电化学沉积单晶样镍原子。上面描述的涂层的技术方面优选包括例如高强度、塑性、高导电性和/或耐腐蚀性的性质的组合，这些性质是广泛的应用所期望的，所述应用包括但不限于集成电路、半导体集成电路和微米/纳米机电系统(M/NEMS)。本专利技术的其他方面和优点将从以下详细描述知晓。附图说明本文示出的一些附图可包括尺寸。此外，本文示出的一些附图可能是从经缩放的图或从可缩放的照片创建。应理解，附图内这样的尺寸或相对缩放比例仅是作为示例，而不应解释为限制性的。图1A示出了采用本公开的混杂技术产生织构化(纳米孪晶化)ntNi的方法学途径。使用磁控溅射，用1-2×10-8托基础压力在500µm厚的Si(110)基材上涂布1µm厚的(111)-织构化Cu(复合电极表示为Cu(111)@Si(110))。在源自混杂技术的Ni生长的情况下，Cu涂布的Si可充当液基电解质中电沉积的传导介质和生长模板两者。图1B示意性地表示异质外延(111)织构化Cu和Si(110)基材的晶体学关系。图2示出了四种不同的Ni样品的晶体学和微观结构信息，包括代表性的X-射线{111}极图、横截面聚焦离子束离子通道(XFIB)图像和有相应的选定区域衍射(SAD)图案存在的平面图(PV)TEM显微照片。图像(a1)-(a3)：作为UHV制造的实施方案，在Cu(111)@Si(110)上溅射的Ni(下文表示为s-ntNi)表现出外延生长和具有巨大孪晶间距的块状孪晶结构。图像(b1)-(b3)：通过添加剂辅助电沉积(additive-assistedelectrodepositions，AAEP)在100nmSiO2-涂布的Si(100)上的多晶Cu上电沉积纳米晶(nc)Ni。无规取向的纳米孪晶由红色箭头指示并且GB占主导。图像(c1)-(c3)：在无添加剂辅助和高密度倾斜孪晶的情况下，通过电沉积在Cu(111)@Si(110)基材上生长具有优先的(111)织构的粗晶粒(cg)Ni，用红色箭头标记，在粗晶粒内经常观察到60°夹角。下文将该样品称为cg-ntNi。令人惊奇的是，图像(d1)-(d3)显示出单晶样、无GB的Ni，其具有垂直于生长方向的纳米孪晶，下文称为ntNi，是经由AAEP在Cu(111)@Si(110)基材上获得的。{111}x-射线极图显示出一个高强度的中心点和6个等亮的点，在Chi角等于约70.5°下具有6次对称性，表明是高度孪晶化的外延Ni。由XFIB引起的细的交替的明暗对比表明细的纳米尺度孪晶结构，且波状TB指示Σ3{111}CTB段和Σ3{112}ITB段的复杂共混物。典型的PVTEM和XFIB图像均揭示为无GB的nt-Ni。图3示出了经由不同的条件、具有不同微观结构的制造态Ni试样的XRD剖析图，包括s-ntNi(在Cu(111)@Si(110)上的磁控溅射的Ni)、ncNi(在多晶Cu@100nmSi本文档来自技高网...

【技术保护点】
1.一种在基材上的高强度镍涂层，所述涂层包含含有纳米孪晶和堆垛层错的单晶样镍。/n

【技术特征摘要】
【国外来华专利技术】20180626 US 62/6901811.一种在基材上的高强度镍涂层，所述涂层包含含有纳米孪晶和堆垛层错的单晶样镍。


2.根据权利要求1所述的高强度镍涂层，其中所述纳米孪晶的间距在约5至约40nm的范围内。


3.根据权利要求1所述的高强度镍涂层，其中所述纳米孪晶之间的边界基本上平行于基材-涂层界面。


4.根据权利要求1所述的高强度镍涂层，其中所述纳米孪晶之间的边界相对于基材-涂层界面倾斜。


5.根据权利要求1所述的高强度镍涂层，其中所述基材是金属材料。


6.根据权利要求5所述的高强度镍涂层，其中所述金属材料是单晶铜。


7.根据权利要求6所述的高强度镍涂层，其中所述单晶铜具有(111)取向。


8.根据权利要求1所述的高强度镍涂层，其中所述涂层的屈服应力在约1.0至约2.0GPa的范围内。


9.根据权利要求1所述的高强度镍涂层，其中所述涂层的流动应力在约1.5至约2.5GPa的范围内。


10.根据权利要求1所述的高强度镍涂层，其中所述涂层的厚度在约100nm至约50微米的范围内。


11.根据权利要求1所述的高强度镍涂层，其中所述涂层是集成电路、半导体集...

【专利技术属性】
技术研发人员：李强，张星航，汪海燕，丁杰，
申请(专利权)人：普渡研究基金会，
类型：发明
国别省市：美国;US