一种像素单元和像素单元的信号处理方法技术

本申请公开了一种像素单元和像素单元的信号处理方法，包括至少一个像素；所述像素包括：一个N型主像素、一个P型主像素和一个子像素；所述子像素在所述N型主像素与P型主像素之间。或包括相邻的至少一个第一像素和一个第二像素；所述第一像素包括一个N型主像素，所述第二像素包括一个P型主像素；所述第一像素和第二像素共用一个子像素。子像素根据电流，生成并输出N型主像素和P型主像素的信号差值。通过在两个主像素之间增加子像素，子像素根据两个主像素发送的电流，生成并输出N型主像素和P型主像素的信号差值，能够直接对接收到的信号进行高效处理，减小输出的数据量。由于不需要增加电路，因此不会因为复杂的电路导致像素面积增加。

【技术实现步骤摘要】
一种像素单元和像素单元的信号处理方法
本申请涉及光电探测器领域，尤其涉及一种像素单元和像素单元的信号处理方法。
技术介绍
图像传感与处理系统在生产生活中被广泛使用，尤其在人脸识别、安保监控、自动驾驶等领域。在目前主流图像传感与处理系统中，通过图像传感器如CMOS-APS光电器件完成成像功能，并将完整的图像数据传输给图像信号处理器进行处理。随着图像传感器的成像质量不断提高，图像传感器所产生的原始图像数据量不断增大，对于智能视觉识别等应用而言，原始的图像数据中存在着大量的信息冗余，给数据传输和处理带来了巨大压力，为系统的数据传输与处理带来了不必要的延迟与功耗。同时，边缘计算、物联网等领域对高速低功耗图像处理的需求越来越高，需要更高效的图像传感与处理系统。通过在像素阵列层面设计相应的预处理电路能够对原始图像信号进行即时的处理，从而对原始图像进行特征提取和信息筛选，减少数据传输与图像处理单元的计算量。目前有的图像预处理方案主要包括在像素中或像素周围加入各种功能电路，例如比较器、卷积计算电路等，让像素信号得到即时的处理，将多余的数据过滤掉，只将有意义的数据输入到图像处理单元中进行进一步处理，从而降低计算所需的时间代价与能耗，提高整个系统的运行效率。然而在像素层面增加预处理电路，其电路复杂，会导致像素面积增大。综上所述，需要提供一种能够在传感器中进行高效的图像处理，且不增大像素面积且电路复杂度低的像素单元和像素单元的信号处理方法。
技术实现思路
为解决以上问题，本申请提出了一种像素单元和像素单元的信号处理方法。一方面，本申请提出了一种像素单元，包括至少一个像素；所述像素包括：一个N型主像素、一个P型主像素和一个子像素；所述N型主像素和P型主像素均用于根据曝光，输出对应曝光强度的电流至所述子像素；所述子像素在所述N型主像素与P型主像素之间，用于根据所述电流，生成并输出N型主像素和P型主像素的信号差值。第二方面，本申请提出了一种像素单元，包括相邻的至少一个第一像素和一个第二像素；所述第一像素包括一个N型主像素，所述第二像素包括一个P型主像素；所述第一像素和第二像素共用一个子像素；所述N型主像素和P型主像素均用于根据曝光，输出对应曝光强度的电流至所述子像素；所述子像素根据所述电流，生成并输出N型主像素和P型主像素的信号差值。优选地，所述N型主像素、P型主像素和子像素均包括N型MOS管结构、埋氧层和衬底。优选地，所述N型MOS管结构包括：N型MOS管源端区域、N型MOS管沟道区域和N型MOS管漏端区域。优选地，所述N型MOS管沟道区域的硅膜厚度为5纳米至20纳米。优选地，所述N型MOS管源端区域和N型MOS管漏端区域的长度为20纳米至90纳米。优选地，所述埋氧层的厚度为10纳米至30纳米。优选地，所述N型主像素中的衬底为N型掺杂阱，所述P型主像素中的衬底为P型掺杂阱。优选地，所述N型主像素、P型主像素和子像素之间使用浅沟槽隔离进行隔离。第三方面，本申请提出了一种像素单元的信号处理方法，使用上述的像素单元，包括如下步骤：对像素单元中的N型主像素施加正电压，对P型主像素施加负电压；对所述像素单元进行曝光；所述N型主像素和P型主像素根据曝光，输出对应曝光强度的电流至所述子像素；所述子像素根据所述电流，生成并输出N型主像素和P型主像素的信号差值。本申请的优点在于：通过在两个主像素之间增加子像素，子像素根据两个主像素发送的电流，生成并输出N型主像素和P型主像素的信号差值，能够直接对接收到的信号进行高效处理，减小输出的数据量。由于不需要增加电路，因此不会因为复杂的电路导致像素面积增加。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选事实方案的目的，而并不认为是对本申请的限制。而且在整个附图中，用同样的参考符号表示相同的部件。在附图中：图1是本申请提供的一种像素单元的示意图；图2是本申请提供的另一种像素单元的示意图；图3是本申请提供的一种像素单元的信号处理方法的结构示意图；图4是本申请提供的一种像素单元的信号处理方法的步骤示意布图；图5是本申请提供的一种像素单元的子像素的阈值电压变化量的曲线图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。根据本申请的实施方式，提出一种像素单元，如图1所示，包括至少一个像素100；像素100包括：一个N型主像素101、一个P型主像素102和一个子像素103。N型主像素101和P型主像素102均用于根据曝光，输出对应曝光强度的电流至子像素103。子像素103在N型主像素101与P型主像素103之间，用于根据电流，生成并输出N型主像素101和P型主像素102的信号差值。第二方面，本申请提出了一种像素单元，如图2所示，包括相邻的至少一个第一像素201和一个第二像素202；第一像素201包括一个N型主像素101，第二像素202包括一个P型主像素102；第一像素201和第二像素202共用一个子像素103。N型主像素101和P型主像素102均用于根据曝光，输出对应曝光强度的电流至子像素103。子像素103根据电流，生成并输出N型主像素101和P型主像素102的信号差值。如图3所示，N型主像素101、P型主像素102和子像素103均包括N型MOS管结构310、埋氧层320和衬底330。N型MOS管结构310包括：N型MOS管源端区域311、N型MOS管沟道区域312和N型MOS管漏端区域313。N型MOS管沟道区域312的硅膜Tsi厚度为5纳米至20纳米。N型MOS管源端区域311(Ls)的长度为20纳米至90纳米。N型MOS管漏端区域313(Ld)的长度为20纳米至90纳米。埋氧层320(Tbox)的厚度为10纳米至30纳米。N型MOS管沟道区域313(Lg)的长度为20纳米至100纳米。N型主像素101中的衬底为N型掺杂阱330a，P型主像素102中的衬底为P型掺杂阱330b。N型主像素101、P型主像素102和子像素103之间使用浅沟槽隔离340进行隔离。主像素用于曝光并将光信号转换为电信号，并保存图像原始信号，子像素用于产生并存储图像信号经过计算后的结果。主像素分为N型主像素和P型主像素，N型主像素曝光后信号电压增大，P型主像素曝光后信号电压减小，两种主像素产生的信号耦合至中间的子像素中，在子像素中即可得到两个主像素信号的差值。通过不同的像素排列方式与曝光时序，该结构能够实现像素信号在空间上和时间上的求差计本文档来自技高网...

【技术保护点】
1.一种像素单元，其特征在于，包括至少一个像素；所述像素包括：一个N型主像素、一个P型主像素和一个子像素；/n所述N型主像素和P型主像素均用于根据曝光，输出对应曝光强度的电流至所述子像素；/n所述子像素在所述N型主像素与P型主像素之间，用于根据所述电流，生成并输出N型主像素和P型主像素的信号差值。/n

【技术特征摘要】
1.一种像素单元，其特征在于，包括至少一个像素；所述像素包括：一个N型主像素、一个P型主像素和一个子像素；
所述N型主像素和P型主像素均用于根据曝光，输出对应曝光强度的电流至所述子像素；
所述子像素在所述N型主像素与P型主像素之间，用于根据所述电流，生成并输出N型主像素和P型主像素的信号差值。


2.一种像素单元，其特征在于，包括相邻的至少一个第一像素和一个第二像素；所述第一像素包括一个N型主像素，所述第二像素包括一个P型主像素；所述第一像素和第二像素共用一个子像素；
所述N型主像素和P型主像素均用于根据曝光，输出对应曝光强度的电流至所述子像素；
所述子像素根据所述电流，生成并输出N型主像素和P型主像素的信号差值。


3.如权利要求1或2所述的像素单元，其特征在于，所述N型主像素、P型主像素和子像素均包括N型MOS管结构、埋氧层和衬底。


4.如权利要求3所述的像素单元，其特征在于，所述N型MOS管结构包括：N型MOS管源端区域、N型MOS管沟道区域和N型MOS管漏端区域。


5...

【专利技术属性】
技术研发人员：刘晓彦，刘力桥，杜刚，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11