一种可抑制串扰电流的三端阻变存储器及其制备方法技术

本发明专利技术提供一种可抑制串扰电流的三端阻变存储器及其制备方法，所述阻变存储器件包括基电极、置位电极、复位电极、阻变介质、二极管和绝缘介质。其中基电极、置位电极和复位电极，用于阻变存储器件的置位、复位和数据输出。所述阻变介质在置位模式下可形成导电通道，器件由高阻态转变为低阻态；在复位模式下导电通道断开，器件由低阻态转变为高阻态；在输出模式下将器件状态读出。所述二极管可以是PN结二极管、肖特基二极管，利用其整流特性可抑制阻变存储器交叉阵列结构的串扰问题。所述绝缘介质在置位操作中，限制电流过大，在读取操作时，抑制串扰电流。

【技术实现步骤摘要】
一种可抑制串扰电流的三端阻变存储器及其制备方法
本专利技术涉及一种可抑制串扰电流的三端阻变存储器件，属于电子电路器件制备的

技术介绍
阻变存储器是利用某些薄膜材料在外加电场的作用下表现出的两个或者两个以上不同电阻态来实现数据存储。阻变存储器的电阻转变机理有多种，其中电化学金属化(ECM)与价变机理(VCM)最为常见。阻变存储器在非易失性存储、内存计算、神经形态计算等领域展现出巨大潜力。在阻变存储器的大规模阵列会存在严重的串扰问题，目前解决串扰问题的方法包括1D1R、1T1R、1S1R等。其中在1D1R器件中，二极管作为简单的两端器件，当加反向电压时，二极管会截至。1D1R是指将一个二极管和一个阻变存储器串联在一起作为一个单元。当在读取数据时，串扰电流由于需经过反向的二极管或者绝缘介质而被抑制。但1D1R存在的问题是，它针对单极型阻变存储器有效，当一个双极型阻变存储器与一个二极管串联时，由于二极管反向电流很小，则双极型阻变存储器很难被复位。因此，如何设计阻变存储器的结构以解决串扰问题是一个十分重要的课题。
技术实现思路
技术问题：本专利技术的目的是提供一种可抑制串扰电流的三端阻变存储器件，可用以抑制阻变存储器交叉阵列中的串扰电流。技术方案：本专利技术的一种可抑制串扰电流的三端阻变存储器包括置位电极、基电极、复位电极、阻变介质、绝缘介质、第一半导体掺杂区、第二半导体掺杂区、衬底；在结构上，以衬底为基底，在衬底上表面嵌入第一半导体掺杂区、第二半导体掺杂区，绝缘介质位于衬底、第一半导体掺杂区、第二半导体掺杂区的上表面，置位电极位于绝缘介质上表面的第一半导体掺杂区上方，阻变介质穿过绝缘介质位于第一半导体掺杂区上方，在阻变介质上设置基电极，复位电极穿过绝缘介质位于第二半导体掺杂区上；所述置位电极、基电极和复位电极，用于阻变存储器件的置位、复位和数据输出。所述的第一半导体掺杂区上还可设置一个过渡电极；当过渡电极存在时，过渡电极位于阻变介质下方，即介于第一半导体掺杂区与阻变介质之间，或者过渡电极同时位于阻变介质、绝缘介质下方，介于第一半导体掺杂区与阻变介质、第一半导体掺杂区与绝缘介质之间。所述的第一半导体掺杂区、第二半导体掺杂区形成的二极管是PN结二极管，复位电极、第一半导体掺杂区形成的二极管是肖特基二极管，其方向包括但不限于：垂直于衬底、平行于衬底。所述的基电极、置位电极、复位电极、过渡电极均为导电材料；阻变介质为具有阻变特性的材料；绝缘介质为低电导率材料。所述的导电材料包括：铜、金、银、铂、钛、氮化钛、铝、钨、钽、氮化钽。所述的具有阻变特性的材料包括铁电极化材料、相变材料、磁隧穿阻变材料或氧化还原阻变材料。所述的铁电极化材料、相变材料、磁隧穿阻变材料或氧化还原阻变材料包括氧化锆、氧化锌、氧化钛、氧化铪、氧化铝、氧化钽、氧化锰、氧化硅或硫化银。所述的低电导率材料包括氧化硅、氧化铪、氧化锆、氧化钽或氧化钛。本专利技术的可抑制串扰电流的三端阻变存储器的制备方法为：首先在Si衬底进行掺杂形成第一半导体掺杂区、第二半导体掺杂区PN结二极管；接着在衬底之上生长一层绝缘介质；通过光刻、刻蚀绝缘介质，在PN结一端图案化出阻变介质区，并在该区域形成阻变介质；接着通过光刻、刻蚀绝缘介质，在PN结另外一端上图案化出复位电极区，并在该区域沉积复位电极材料；接着在阻变介质上方形成基电极，在PN结与阻变介质接触的一端的绝缘介质上方形成置位电极。本专利技术可抑制串扰电流的三端阻变存储器的工作过程是：通过在基电极与置位电极上施加偏压实现器件的置位操作；在基电极与复位电极施加偏压实现器件的复位、读取操作；其中置位操作是指阻变介质层由高阻态转变为低阻态；复位操作是指阻变介质层从低阻态转变为高阻态；读取操作是指读取器件的阻值状态。所述阻变介质在置位模式下可形成导电通道，器件由高阻态转变为低阻态；在复位模式下导电通道断开，器件由低阻态转变为高阻态；在输出模式下将器件状态读出。所述二极管可以是PN结二极管、肖特基二极管，利用其整流特性可抑制阻变电阻器件交叉阵列结构的串扰问题。所述绝缘介质在置位操作中，限制电流过大，在读取操作时，抑制串扰电流。交叉陈列结构(图8)连线方式是：基线(BaseLine)与基电极相连，置位线(SetLine)与置位电极相连，复位线(ResetLine)与复位电极相连。以基线1、置位线1、复位线1选中的单元为例，其操作方法是：①置位时，基线1接0电势，置位线1接置位电压Vset，其余所有线接Vset/2；②复位时，基线1接0电势，复位线1接复位电压Vreset，其余所有线接Vreset/2；③读取时，基线1接0电势，复位线1接读取电压Vread，其余所有线接Vread/2。其交叉阵列结构中，读取操作可以一次读取多个单元存储数据。操作方法是：所选中的某一根复位线Vread，其余所有线接零电势，一次读取与该复位线连接的所有单元阻值状态。有益效果：本专利技术的有益效果是，由于是三端器件，与传统1D1R器件相比，置位电极的存在解决了1D1R器件中难以复位的问题，并且在置位操作时，无需限制电流大小。另一方面，将该器件做成交叉阵列时，利用二极管整流特性可解决阻变存储器件在交叉阵列结构的串扰问题。同时还能能够兼容CMOS平面工艺，实现阻变存储器与电路的集成。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术地各个方面。应当注意，根据工业中的标准实践，各个组件未按比例绘制。实际上，为了清楚的讨论，各个组件尺寸可以被任意增大或者减小。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1示出了三端阻变存储器件的简化电路示意图；图2示出了三端阻变存储器件实施例1的截面示意图，其二极管采用pn结；图3示出了三端阻变存储器件实施例2的截面示意图，其二极管采用肖特基结；图4示出了三端阻变存储器件实施例3的截面示意图，其二极管采用p阱n掺杂区形成pn结；图5示出了三端阻变存储器件实施例4的截面示意图，其结构中存在过渡电极；图6示出了三端阻变存储器件实施例5的截面示意图，其结构中存在过渡电极，二极管采用肖特基结；图7示出了三端阻变存储器件实施例6的截面示意图，其二极管方向垂直于衬底，使得器件占用面积缩小。图8为可抑制串扰电流的三端阻变存储器件的交叉阵列结构的连线方式。符号说明：置位电极11、基电极12、复位电极13、过渡电极14、二极管上电极15、绝缘介质21阻变介质22、第一半导体掺杂区31、第二半导体掺杂区32、氧化物半导体33、衬底41。具体实施方式在实施例中，所述阻变存储器件包括基电极、置位电极、复位电极、阻变介质、二极管和绝缘介质。其中基电极、置位电极和复位电极，用于阻变存储器件的置位、复位和数据输出。所述阻变介质在置位模式下可形成导电通道，本文档来自技高网...

【技术保护点】
1.一种可抑制串扰电流的三端阻变存储器，其特征在于所述阻变存储器包括置位电极(11)、基电极(12)、复位电极(13)、阻变介质(22)、绝缘介质(21)、第一半导体掺杂区(31)、第二半导体掺杂区(32)、衬底(41)；在结构上，以衬底(41)为基底，在衬底(41)上形成第一半导体掺杂区(31)、第二半导体掺杂区(32)，绝缘介质(21)位于衬底(41)、第一半导体掺杂区(31)、第二半导体掺杂区(32)的上表面，置位电极(11)位于绝缘介质(21)上表面的第一半导体掺杂区(31)上方，阻变介质(22)穿过绝缘介质(21)位于第一半导体掺杂区(31)上方，在阻变介质(22)上设置基电极(12)，复位电极(13)穿过绝缘介质(21)位于第二半导体掺杂区(32)上；所述置位电极(11)、基电极(12)和复位电极(13)，用于阻变存储器件的置位、复位和数据输出。/n

【技术特征摘要】
1.一种可抑制串扰电流的三端阻变存储器，其特征在于所述阻变存储器包括置位电极(11)、基电极(12)、复位电极(13)、阻变介质(22)、绝缘介质(21)、第一半导体掺杂区(31)、第二半导体掺杂区(32)、衬底(41)；在结构上，以衬底(41)为基底，在衬底(41)上形成第一半导体掺杂区(31)、第二半导体掺杂区(32)，绝缘介质(21)位于衬底(41)、第一半导体掺杂区(31)、第二半导体掺杂区(32)的上表面，置位电极(11)位于绝缘介质(21)上表面的第一半导体掺杂区(31)上方，阻变介质(22)穿过绝缘介质(21)位于第一半导体掺杂区(31)上方，在阻变介质(22)上设置基电极(12)，复位电极(13)穿过绝缘介质(21)位于第二半导体掺杂区(32)上；所述置位电极(11)、基电极(12)和复位电极(13)，用于阻变存储器件的置位、复位和数据输出。


2.根据权利要求1所述的可抑制串扰电流的三端阻变存储器，其特征在于：所述的第一半导体掺杂区(31)上还可设置一个过渡电极(14)；当过渡电极(14)存在时，过渡电极(14)位于阻变介质(22)下方，即介于第一半导体掺杂区(31)与阻变介质(22)之间，或者过渡电极(14)同时位于阻变介质(22)、绝缘介质(21)下方，介于第一半导体掺杂区(31)与阻变介质(22)、第一半导体掺杂区(31)与绝缘介质(21)之间。


3.根据权利要求2所述的可抑制串扰电流的三端阻变存储器，其特征在于：所述的第一半导体掺杂区(31)、第二半导体掺杂区(32)形成的二极管是PN结二极管，复位电极(13)、第一半导体掺杂区(31)形成的二极管是肖特基二极管，其方向包括但不限于：垂直于衬底、平行于衬底。


4.根据权利要求1所述的可抑制串扰电流的三端阻变存储器，其特征在于所述的基电极(12)、置位电极(11)、复位电极(13)、过渡电...

【专利技术属性】
技术研发人员：尹奎波，李京仓，熊雨薇，孙立涛，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32