【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在功率集成电路的发展中，为了将功率开关以及控制电路整合在一起而开发的单芯片制程，尤其是目前用于制作单片集成电路的横向二次扩散金属氧化物半导体(lateraldoublediffusionMOS，LDMOS)制程，为一主流趋势。LDMOS制程是于半导体基板的表面进行平面扩散(planardiffusion)以便形成横向的主要电流路径，由于LDMOS是以典型的IC制程所制造，因此控制电路与LDMOS可以整合在一个单片电源IC上，LDMOS制程采用表面电场缩减(reducedsurfaceelectricfield，RESURE)技术与低厚度外延(BPI)或N型阱区(N-well)，可以达到高电压与低导通阻抗的目标。LDMOS器件为近似于传统FET器件的一种场效应晶体管器件(FET)，皆包括在半导体衬底中形成一对被沟道区域所分隔开来的源/漏极区域，并且依次于沟道区域上方形成栅电极，然而，LDMOS器件与传统FET器件...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底；/n在所述基底内形成相邻接的阱区和漂移区，所述漂移区中具有第一型离子，所述阱区中具有第二型离子，所述第一型离子和第二型离子的导电类型不同；/n在所述阱区和漂移区交界处的所述基底上形成栅极结构；/n在所述栅极结构一侧的漂移区内形成漏区和掺杂区，所述掺杂区位于所述漂移区的顶端，且所述掺杂区位于所述漏区和栅极结构之间，所述掺杂区内具有所述第二型离子。/n
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底内形成相邻接的阱区和漂移区，所述漂移区中具有第一型离子，所述阱区中具有第二型离子，所述第一型离子和第二型离子的导电类型不同；
在所述阱区和漂移区交界处的所述基底上形成栅极结构；
在所述栅极结构一侧的漂移区内形成漏区和掺杂区，所述掺杂区位于所述漂移区的顶端，且所述掺杂区位于所述漏区和栅极结构之间，所述掺杂区内具有所述第二型离子。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述漏区以及掺杂区的步骤包括：形成所述栅极结构后，在所述栅极结构露出的所述漂移区的顶部形成掺杂区；形成所述掺杂区后，在所述漂移区中形成所述漏区；
在所述漂移区中形成漏区的步骤中，在所述阱区中形成源区，所述源区和所述漏区中均掺杂有第一型离子。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述漏区中掺杂有第一型离子；
所述掺杂区中第二型离子的掺杂离子浓度低于所述漏区中第一型离子的掺杂离子浓度。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述掺杂区的步骤中，以所述栅极结构为掺杂掩膜，在所述漂移区中形成掺杂区；形成源区和漏区的步骤包括：在所述漂移区和阱区上形成遮挡层，所述遮挡层覆盖所述掺杂区；以所述遮挡层为掺杂掩膜，分别在所述漂移区中形成所述漏区，在所述阱区中形成源区。
5.如权利要求1、2或4所述的半导体结构的形成方法，其特征在于，采用离子注入的方式对所述栅极结构露出的所述漂移区顶端掺杂所述第二型离子，形成所述掺杂区。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述离子注入的工艺参数包括：所述第二型离子的注入剂量为3E12原子每平方厘米至5E12原子每平方厘米。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述离子注入的工艺参数包括：所述第二型离子的注入角度与基底表面法线的夹角为0°。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述漂移区的步骤中，所述第一型离子的掺杂剂量为2E13原子每平方厘米至5E13原子每平方厘米。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述基底表面法线方向，所述掺杂区的尺寸为40纳米至60纳米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构用于形成NLDMOS时，所述第一型离子为N型离子，所述N型离子包括磷离子、砷离子和锑离子中的一种或多种，所述第二型离子为P型离子，所述P型离子包括硼离子、镓离子和铟离子中的一种或多种；
所述半导体结构用于形成PLDMOS时，所述第一型离子为P型离子，所述P型离子包括硼离子、镓离子和铟离子中...
【专利技术属性】
技术研发人员：陈德艳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。