氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法技术

本发明专利技术公开了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，包括：提供一衬底，在衬底上形成沟槽；在沟槽注入氮离子，以形成栅极氧化层；在栅极氧化层填入高参杂多晶硅；对高参杂多晶硅进行刻蚀，以形成闸极。通过在沟槽进行氮离子植入把底部硅原子层排列打松散，然后在栅极氧化层成长时底部会因硅形原子层松散形成较厚栅极氧化层，减少闸级电容，可降低沟槽式器件的沟槽电容以改善器件开关时的延迟，解决现有技术中存在的沟槽式闸极形成的电容造成功率器件在高速切换应用操作时产生开关能量损耗的问题，降低沟槽式闸级底下的闸级电容以减少器件在高速开关应用时的开关能量损耗。

【技术实现步骤摘要】
氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法
本专利技术涉及半导体制造
，尤其涉及一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法。
技术介绍
集成电路是由数百万个基础构件所组成，要制造这样的一块集成电路，需要经过集成电路设计、掩膜板制造、原材料制造、芯片加工、封装、测试等几道工序。集成电路的基础构件包括晶体管、电容器及电阻器。晶体管通常包括源极（Source）、漏极（Drain）以及栅极堆迭，而栅极堆迭的组成是先在衬底（硅）上方形成一介质层（通常为二氧化硅），然后在介质层上覆盖一层薄膜（如：多晶硅）作为电极。现有技术的集成电路制造工艺：首先对半导体硅片进行刻蚀，形成工艺沟槽，同时在沟槽底部会形成栅极氧化层，然后填入高参杂的多晶硅，最后对填入高参杂的多晶硅进行刻蚀形成闸极。然而，在上述传统制造工艺中形成的闸极，存在由于沟槽式闸极形成的电容造成功率器件在高速切换应用操作时会产生开关能量损耗的不足之处。可见，上述现有的半导体结构在制造方法与使用上，显然仍存在有不便于缺陷，而亟待加以进一步改进。为了解决上述存在的问题，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，经过不断的研究、设计，并经反复试做及改进后，设计出具有实用价值的本专利技术。
技术实现思路
针对现有技术的不足，本专利技术提供了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，以解决现有技术中存在的沟槽式闸极形成的电容造成功率器件在高速切观鹰用操作时产生开关能量损耗的问题，其具体方案如下：本专利技术提供了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，其特征在于，所述方法包括：提供一衬底，在所述衬底上形成沟槽；在所述沟槽注入氮离子，以形成栅极氧化层；在所述栅极氧化层填入高参杂多晶硅；对所述高参杂多晶硅进行刻蚀，以形成闸极。优选地，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：提供一有外延层的衬底，在所述外延层上进行刻蚀以形成沟槽。优选地，所述在所述衬底上进行刻蚀以形成沟槽，所述方法包括：在所述衬底上的外延层形成图案化掩膜层；以所述图案化掩膜层为掩膜，刻蚀去除所述衬底上的外延层形成沟槽。优选地，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：提供一有氧化层与硬掩膜层的衬垫，在所述硬掩膜层上进行刻蚀以形成沟槽。优选地，所述在所述硬掩膜层上进行刻蚀以形成沟槽，所述方法包括：以所述图案化硬掩膜层为掩膜，刻蚀去除所述硬掩膜层、衬垫氧化层以及部分厚度的所述衬底，以形成所述沟槽。优选地，在所述衬底上形成沟槽之后与在所述沟槽注入氮离子之前，所述方法还包括对所述沟槽进行清洗，并将清洗后的沟槽暴露于空气中预定的时间。优选地，在所述栅极氧化层填入高参杂多晶硅之后与在对所述高参杂多晶硅进行刻蚀之前，所述方法还包括进行高温快速退火以激活多晶硅中掺入的高参杂质。优选地，所述对所述高参杂多晶硅进行刻蚀，所述方法包括：在所述高参杂多晶硅表面形成氮化硅层，并刻蚀所述氮化硅层形成图案化光阻层，以得到氮化硅硬掩膜层；以所述氮化硅硬掩膜层作为掩模对所述所述高参杂多晶硅进行刻蚀。优选地，所述高参杂多晶硅与所述衬底是相反掺杂类型的材料。有益效果：本专利技术的氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，通过在沟槽形成后进行氮离子植入把底部硅原子层排列打松散，然后在后续的栅极氧化层成长时底部会因硅形原子层松散所以形成较厚的栅极氧化层，以减少闸级电容由于在低压MOSFET产品应用时，沟槽底下的电容会形成器件在开关时的延迟現象，而沟槽式器件电路导通时多由够槽两侧所导通，所以通过底层形成较厚的栅极氧化层可降低沟槽式器件的沟槽电容以改善器件开关时的延迟現象，如此可增进器件效能，解决现有技术中存在的沟槽式闸极形成的电容造成功率器件在高速切换应用操作时产生开关能量损耗的问题，降低沟槽式闸级底下的闸级电容以减少器件在高速开关应用时的开关能量损耗。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，附图中的实施例不构成对本专利技术的任何限制，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法一实施例流程示意图。具体实施方式下面结合附图与实施例对本专利技术技术方案作进一步详细的说明，这是本专利技术的较佳实施例。应当理解，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例；需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例技术方案的主要思想：提供一衬底，在所述衬底上形成沟槽；在所述沟槽注入氮离子，以形成栅极氧化层；在所述栅极氧化层填入高参杂多晶硅；对所述高参杂多晶硅进行刻蚀，以形成闸极。为了更好的理解上述的技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。本专利技术一实施例提供了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，如图1所示，具体可以包括如下步骤：S101，提供一衬底，在上述衬底上形成沟槽。大规模集成电路制造工艺是一种平面制作工艺，其在同一衬底上形成大量各种类型的半导体器件，并互相连接以具有完整的功能。在集成电路制造过程中，常需要在衬底上形成大量的沟槽，形成的沟槽可通过填充金属形成金属连线。在上述工艺制造过程中，一般都需要进行沟槽刻蚀来形成沟槽结构。在集成电路制造过程中，对半导体硅片进行刻蚀，形成工艺沟槽，是关键技术。常用刻蚀方法包括湿刻蚀法与干刻蚀法两大类。其中，湿刻蚀法是指利用液态化学试剂或溶液通过化学反应进行刻蚀的方法；干刻蚀法则主要是利用低压放电产生的等离子体中的离子或游离基（处于激发态的分子、原子及各种原子基团等）与材料发生化学反应或通过高能等离子体轰击待处理的多晶硅薄膜晶体管，使没有光阻覆盖区域的图案层材料分子逸出等物理作用而达到刻蚀的目的。一般地，在沟槽刻蚀形成方法中，先涂覆光刻胶并对光刻胶进行光刻，随后利用光刻后的光刻胶图案来对硬掩膜进行刻蚀，最后利用刻蚀出来的硬掩膜图案来刻蚀沟槽。特定地，功率晶体管的沟槽形成底部形状的工艺，可使用热氧化层作为硬式掩膜层，通过光刻胶定义出沟槽的区域，然后采用干蚀刻的方法形成沟槽。由此，光刻胶的光刻之后会定义一个光刻关键尺寸，并且在硬掩膜刻蚀之后会定义一个硬掩膜刻蚀关键尺寸，这两个关键尺寸（即，光刻关键尺寸和硬掩膜刻蚀关键尺寸）基本上就限定沟槽的最终沟槽关键尺寸。本文档来自技高网...

【技术保护点】
1.一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，其特征在于，所述方法包括：/n提供一衬底，在所述衬底上形成沟槽；/n在所述沟槽注入氮离子，以形成栅极氧化层；/n在所述栅极氧化层填入高参杂多晶硅；/n对所述高参杂多晶硅进行刻蚀，以形成闸极。/n

【技术特征摘要】
1.一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上形成沟槽；
在所述沟槽注入氮离子，以形成栅极氧化层；
在所述栅极氧化层填入高参杂多晶硅；
对所述高参杂多晶硅进行刻蚀，以形成闸极。


2.根据权利要求1所述的方法，其特征在于，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
提供一有外延层的衬底，在所述外延层上进行刻蚀以形成沟槽。


3.根据权利要求2所述的方法，其特征在于，所述在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
在所述衬底上的外延层形成图案化掩膜层；
以所述图案化掩膜层为掩膜，刻蚀去除所述衬底上的外延层形成沟槽。


4.根据权利要求1所述的方法，其特征在于，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
提供一有氧化层与硬掩膜层的衬垫，在所述硬掩膜层上进行刻蚀以形成沟槽。


5.根据权利要求4所述的方法，其特征...

【专利技术属性】
技术研发人员：刘陵刚，
申请(专利权)人：深圳市卓朗微电子有限公司，
类型：发明
国别省市：广东;44