高电子迁移率晶体管（HEMT）器件和方法技术

本公开的实施例涉及高电子迁移率晶体管(HEMT)器件和方法。多个实施例涉及高电子迁移率晶体管(HEMT)器件和方法。一个这种HEMT器件包括具有第一表面的衬底、以及在衬底上并且彼此面对的第一异质结构和第二异质结构。第一异质结构和第二异质结构中的每个异质结构包括在衬底的第一表面上的第一半导体层、在衬底的第一表面上的第二半导体层以及在第一半导体层与第二半导体层之间的二维电极气体(2DEG)层。掺杂半导体层布置在第一异质结构与第二异质结构之间，并且源极接触布置在第一异质结构和第二异质结构上。和第二异质结构上。和第二异质结构上。

【技术实现步骤摘要】
高电子迁移率晶体管(HEMT)器件和方法


[0001]本公开一般涉及高电子迁移率晶体管器件和方法，并且更具体地涉及具有竖直取向的异质结构的高电子迁移率晶体管。

技术介绍

[0002]高电子迁移率晶体管(HEMT)是一种场效应晶体管(FET)，其中电子电流在半导体中的导电通道内自由流动。在与异质结(即，在两个不同的半导体之间的边界)相邻的二维电子气体(2DEG)层中形成这样的基本无阻碍的导电通道。
[0003]在常规HEMT中，便于形成2DEG层的异质结构被形成为平面半导体材料的堆叠，例如，具有在衬底上的第一半导体层，以及在第一半导体层上的第二半导体层。常规HEMT(特别是常规氮化镓(GaN)HEMT)被形成在不同的硅衬底上，作为电耦合到HEMT的其他电路装置(诸如CMOS电路装置)，诸如CMOS驱动或逻辑电路装置。也就是说，常规HEMT通常不可以与CMOS电路装置单片集成在相同半导体衬底或管芯上。如此，CMOS电路装置通常形成在作为HEMT的分隔衬底或管芯上，并且使用导线、焊料凸块等将两个分隔衬底或管芯彼此电连接。

技术实现思路

[0004]本公开一般涉及高迁移率电子晶体管(HEMT)、包括HEMT的电子器件、以及HEMT的形成方法，其中异质结构沿着诸如外延硅的在半导体材料中形成的沟槽的侧壁、以竖直取向形成。沟槽的侧壁可以是外延硅的侧壁，并且可以形成为具有<111>晶体取向，这便于在硅衬底中形成HEMT。这允许HEMT器件形成在与包括其他电路装置(例如CMOS晶体管等)的相同的管芯(例如，硅管芯)上。这提供了优于现有途径的显著优点，这是因为可以通过CMOS工艺形成的HEMT器件和驱动电路装置、逻辑电路装置或其他电路装置可以被集成到相同的硅管芯中，从而与其中两个分隔的管芯被用于形成HEMT器件和CMOS器件的器件相比较，提供空间节省的效果。而且，因为可以避免在分隔的管芯之间的布线或焊料凸块，所以本公开的实施例在提高速度和减少杂散电感方面提供了改善方案。
[0005]在一个或多个实施例中，本公开提供了一种高电子迁移率晶体管(HEMT)，其包括具有第一表面的衬底。第一异质结构和第二异质结构设置在衬底上，并且第一异质结构和第二异质结构面对彼此。第一异质结构和第二异质结构中的每个异质结构包括在衬底的第一表面上的第一半导体层、衬底的第一表面上的第二半导体层以及在第一半导体层与第二半导体层之间的二维电极气体(2DEG)层。掺杂半导体层设置在第一异质结构与第二异质结构之间，并且源极接触设置在第一异质结构和第二异质结构上。
[0006]在一个或多个实施例中，本公开提供了一种电子器件，其包括具有第一表面的硅衬底；在硅衬底上的高电子迁移率晶体管(HEMT)；以及在硅衬底上并且电耦合到HEMT的驱动电路。HEMT包括第一异质结构和第二异质结构、在第一异质结构与第二异质结构之间的掺杂半导体层、在第一异质结构和第二异质结构上的源极接触以及在掺杂半导体层上的栅极接触。第一异质结构和第二异质结构中的每个异质结构均包括在衬底的第一表面上的第
一半导体层、在衬底的第一表面上的第二半导体层以及在第一半导体层与第二半导体层之间的二维电极气体(2DEG)层。
[0007]在一个或多个实施例中，本公开提供了一种高电子迁移率晶体管(HEMT)的形成方法，其包括：在衬底的第一表面上形成第一异质结构和第二异质结构，第一异质结构和第二异质结构中的每个异质结构均包括在衬底的第一表面上的第一半导体层、在衬底的第一表面上的第二半导体层以及在第一半导体层与第二半导体层之间的二维电极气体(2DEG)层；在第一异质结构与第二异质结构之间形成掺杂半导体层；在第一异质结构和第二异质结构上形成源极接触；在掺杂半导体层上形成栅极接触；以及在硅衬底的与第一表面相对的第二表面上形成漏极接触。
附图说明
[0008]在附图中，除非上下文另外指出，否则相同的附图标记标识相似的元件或动作。附图中元件的尺寸和相对位置不必按比例绘制。例如，不必按比例绘制各种元件的形状和角度，并且可以任意放大和定位这些元件中的一些元件以提高附图可读性。进一步地，如所绘出的元件的特定形状不一定旨在传达关于特定元件的实际形状的任何信息，并且仅是为了易于在附图中识别而选择的。
[0009]图1A是图示了根据本公开的一个或多个实施例的二维电子气体(2DEG)受限器件的俯视图，该二维电子气体(2DEG)受限器件可以是高电子迁移率晶体管(HEMT)器件。
[0010]图1B是根据本公开的一个或多个实施例的在图1A中所示出的HEMT器件的截面图。
[0011]图2至图20B是图示了根据本公开的一个或多个实施例的HEMT器件的制造方法的视图。
[0012]图21是示意性地图示了根据本公开的一个或多个实施例的电子器件的框图。
具体实施方式
[0013]在以下描述中，对某些特定细节进行了阐述以便提供对所公开的多个实施例的透彻理解。然而，相关领域的技术人员应当认识到，可以在没有这些具体细节中的一个或多个具体细节的情况下或利用其他方法、部件、材料等来实践实施例。在其他实例中，尚未对与高电子迁移率晶体管(HEMT)相关联的公知结构进行详细示出了描述，以便避免不必要地混淆本文中提供的多个实施例的描述。
[0014]除非上下文另外要求，否则在整个说明书和随后的权利要求书中，词语“包括(comprise)”及其变型(诸如“包括了(comprises)”和“包括有(comprising)”)要以开放的包容性的意义来解释，也就是说，“包括但不限于”。进一步地，除非上下文另有明确指出，否则术语“第一”、“第二”和类似顺序指示符应当被解释为可互换。
[0015]整个说明书中对“一个实施例”或“一实施例”的引用是指结合该实施例所描述的特定特征、结构或特点包括在至少一个实施例中。因此，整个说明书中各处出现的短语“在一个实施例中”或“在一实施例中”并不一定都是指相同实施例。更进一步地，在本公开的一个或多个实施例中，特定特征、结构或特点可以以任何合适方式组合。
[0016]如本说明书和所附权利要求书中所使用的，除非内容另有明确指出，否则单数形式“一”、“一个”和“该”包括复数个对象。还应当指出，除非内容另有明确指出，否则术语
“
或”通常以其最广义使用，也就是说，意指“和/或”。
[0017]本文中所提供的本公开的标题和摘要仅是为了方便，而不解释实施例的范围或含义。
[0018]整个说明书中对用于沉积金属、半导体层、介电材料或类似材料的常规沉积技术的参考包括诸如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、金属有机化学气相沉积(MOCVD)、等离子体增强化学气相沉积(PECVD)、等离子体气相沉积(PVD)、原子层沉积(ALD)、分子束外延(MBE)、电镀、化学镀等的工艺。本文中参考这种相同的示例对特定实施例进行描述。然而，本公开和对某些沉积技术的引用不应该局限于所描述的那些技术。更进一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管HEMT，包括：衬底，具有第一表面；第一异质结构和第二异质结构，在所述衬底上并且彼此面对，所述第一异质结构和所述第二异质结构中的每个异质结构包括在所述衬底的所述第一表面上的第一半导体层、在所述衬底的所述第一表面上的第二半导体层、以及在所述第一半导体层与所述第二半导体层之间的二维电极气体2DEG层；掺杂半导体层，在所述第一异质结构与所述第二异质结构之间；以及源极接触，在所述第一异质结构和所述第二异质结构上。2.根据权利要求1所述的HEMT，其中所述源极接触直接接触所述第一异质结构和所述第二异质结构中的每个异质结构的所述第一半导体层和所述第二半导体层的表面。3.根据权利要求2所述的HEMT，其中所述第二半导体层的表面与所述第一异质结构和所述第二异质结构的表面大致共面。4.根据权利要求1所述的HEMT，其中所述第一异质结构和所述第二异质结构的所述第一层包括氮化镓GaN，并且所述第一异质结构和所述第二异质结构的所述第二层包括氮化铝镓AlGaN。5.根据权利要求4所述的HEMT，其中所述掺杂半导体层包括掺杂有p型掺杂剂的氮化镓GaN。6.根据权利要求5所述的HEMT，还包括：第一介电层，包括在所述第一异质结构与所述第二异质结构之间的所述衬底的所述第一表面上的部分，所述掺杂半导体层在所述第一介电层的所述部分上；以及第二半导体层，在所述掺杂半导体层上。7.根据权利要求6所述的HEMT，还包括：外延半导体层，在所述衬底的所述第一表面上，其中所述第一异质结构和所述第二异质结构中的每个异质结构的所述第一半导体层在所述外延半导体层的相应侧表面上。8.根据权利要求7所述的HEMT器件，其中所述衬底是硅衬底，并且所述外延半导体层是外延硅层。9.根据权利要求8所述的HEMT器件，其中所述外延半导体层在其上表面处具有不同于<111>晶体取向的晶体取向，并且所述外延半导体层在所述外延半导体层的所述侧面处具有<111>晶体取向。10.根据权利要求7所述的HEMT器件，还包括馈送层，所述馈送层在所述外延半导体层的所述侧表面上，所述馈送层被布置在所述外延半导体层的所述侧表面与所述第一异质结构和所述第二异质结构的所述第一半导体层之间。11.根据权利要求10所述的HEMT器件，其中所述馈送层包括氮化铝。12.根据权利要求1所述的HEMT，还包括栅极接触，所述栅极接触在所述掺杂半导体层上。13.根据权利要求12所述的HEMT，还包括漏极接触，所述漏极接触在所述衬底的与所述第一表面相对的第二表面上。14.根据权利要求1所述的HEMT器件，还包括：
第三异质结构和第四异质结构，在所述衬底上并且彼此面对，所述第三异质结构和所述第四异质结构中的每个异质结构包括在所述衬底的所述第一表面上的所述第一半导体层、在所述衬底的所述第一表面上的所述第二半导体层、以及在...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：